4月17日，國際半導體行業(yè)標準組織JEDEC正式發(fā)布了新一代高帶寬內(nèi)存標準HBM4。新標準在帶寬、通道數(shù)、電源效率等方面進行了顯著改進，將為生成式AI、高性能計算(HPC)、高端顯卡和服務器等領(lǐng)域帶來革命性的變化。
HBM4 繼續(xù)使用垂直堆疊的 DRAM 芯片，這是 HBM 系列的標志，但與前身 HBM3 相比，HBM4 帶來了許多改進，比如在帶寬、效率和設計靈活性方面有了重大進步。它支持 2048-bit接口，傳輸速度高達 8 Gb/s，可以提供高達 2 TB/s 的總帶寬。其中一項關(guān)鍵升級是每個堆棧的獨立通道增加了一倍，從 HBM3 的 16 個增加到 HBM4 的 32 個，現(xiàn)在每個通道都有兩個偽通道。這種擴展允許在內(nèi)存操作中實現(xiàn)更大的訪問靈活性和并行性。
在電源效率方面，HBM4也取得了顯著進展。該標準支持供應商特定的VDDQ(0.7V、0.75V、0.8V或0.9V)和VDDC(1.0V或1.05V)電平，從而有效降低了功耗并提高了能源效率。此外，HBM4接口定義確保了與現(xiàn)有HBM3控制器的向后兼容性，允許在各種應用中實現(xiàn)無縫集成，并支持單個控制器在需要時同時與HBM3和HBM4一起工作。
HBM4還結(jié)合了定向刷新管理(DRFM)技術(shù)，以改進行對row-hammer攻擊的緩解效果，并擁有更高的可靠性、可用性和可維護性(RAS)。這一特性對于確保數(shù)據(jù)的安全性和系統(tǒng)的穩(wěn)定性至關(guān)重要。
在容量方面，HBM4還支持4層、8層、12層和16層DRAM堆棧配置，芯片容量為24Gb或32Gb，這允許使用32Gb 16層堆棧，可實現(xiàn)單個堆棧最大容量達64GB。這一容量的擴展進一步滿足了不同應用場景對存儲容量的多樣化需求。
HBM4的另一個顯著架構(gòu)變化是，命令總線和數(shù)據(jù)總線的分離，旨在提高并發(fā)性并減少延遲。此修改旨在提高多通道操作的性能，這在AI和HPC工作負載中很常見。此外，HBM4采用了新的物理接口和信號完整性改進，以支持更快的數(shù)據(jù)速率和更高的信道效率。
HBM4的開發(fā)涉及主要行業(yè)參與者之間的合作，包括三星、美光和SK海力士，他們?yōu)樵摌藴实闹贫ㄗ龀隽素暙I。預計這些公司將在不久的將來開始展示兼容HBM4標準的產(chǎn)品，三星表示2025年將開始生產(chǎn)HBM4，以滿足人工智能芯片制造商和超大規(guī)模云服務廠商日益增長的需求。
隨著人工智能模型和高性能計算應用程序需要更多的計算資源，對更高帶寬和更大容量的內(nèi)存的技術(shù)需求也在不斷增長。HBM4標準的引入應通過概述下一代存儲技術(shù)的規(guī)范來滿足這些要求，這些技術(shù)將可處理與這些工作負載相關(guān)的數(shù)據(jù)吞吐量和處理挑戰(zhàn)。
編輯：芯智訊-浪客劍
熱門跟貼