本文由半導體產(chǎn)業(yè)縱橫（ID：ICVIEWS）綜合
CXL 2.0，再進一階。
SK 海力士今日宣布，公司成功完成CMM（CXL Memory Module）- DDR5 96GB（千兆字節(jié)）產(chǎn)品的客戶驗證，是基于 CXL 2.0 標準的 DRAM 解決方案產(chǎn)品。
CXL（Compute eXpress Link）技術是一種新型的高速互聯(lián)技術，旨在提供更高的數(shù)據(jù)吞吐量和更低的延遲，以滿足現(xiàn)代計算和存儲系統(tǒng)的需求。它最初由英特爾、AMD和其他公司聯(lián)合推出，并得到了包括谷歌、微軟等公司在內(nèi)的大量支持。
CXL的目標：解決CPU和設備、設備和設備之間的內(nèi)存鴻溝。服務器有巨大的內(nèi)存池和數(shù)量龐大的基于PCIe運算加速器，每個上面都有很大的內(nèi)存。內(nèi)存的分割已經(jīng)造成巨大的浪費、不便和性能下降。CXL就是為解決這個問題而誕生。
CXL 2.0于2020年11月發(fā)布，基于PCIe 5.0。它支持 CXL 交換，將多個 CXL 設備連接到一個主機處理器或?qū)⒚總€設備匯集到多個主機處理器。它還實現(xiàn)了設備完整性和數(shù)據(jù)加密功能。
SK 海力士表示：“將此產(chǎn)品應用于服務器系統(tǒng)，相較于現(xiàn)有的DDR5 模組，其容量增長了 50%，寬帶擴展了 30%，可處理每秒最多36GB 的數(shù)據(jù)。該產(chǎn)品有望顯著降低客戶在構建并運營數(shù)據(jù)中心時所需的總體擁有成本?！?/p>
繼96GB 產(chǎn)品驗證，SK 海力士正在與其他客戶開展 128GB 產(chǎn)品的驗證流程。該產(chǎn)品搭載第五代 10 納米級（1b）32Gb（千兆位）DDR5DRAM，計劃盡早完成這一驗證，以完善 CXL 產(chǎn)品組合，從而在客戶需要時能夠及時供貨。
除CXLDRAM 研發(fā)外，SK 海力士還積極致力于 CXL 生態(tài)系統(tǒng)的擴展。該公司自主研發(fā)了針對該產(chǎn)品優(yōu)化的軟件異構存儲器軟件開發(fā)套件（HMSDK），并于去年 9 月成功將其應用于 Linux 系統(tǒng)，從而提升了基于 CXL 的系統(tǒng)性能。
今年2月，三星電子宣布研發(fā)出其首款支持Compute Express Link 2.0的128GB DRAM。同時，三星與英特爾密切合作，在英特爾至強平臺上取得了具有里程碑意義的進展。繼2022年五月，三星電子研發(fā)出其首款基于CXL 1.1的CXL DRAM（內(nèi)存擴展器）后，又繼續(xù)推出支持CXL 2.0的128GB CXL DRAM，預計將加速下一代存儲解決方案的商用化。該解決方案支持PCIe 5.0（x8通道），提供高達每秒35GB的帶寬。
CXL 2.0是三星有史以來第一個支持內(nèi)存池（Pooling）的產(chǎn)品。內(nèi)存池是一種內(nèi)存管理技術，它將服務器平臺上的多個CXL內(nèi)存塊綁定在一起，形成一個內(nèi)存池，使多個主機能夠根據(jù)需要從池中動態(tài)分配內(nèi)存。這項新技術使客戶盡可能的降本增效，從而幫助企業(yè)將有限的資源重新投資于增強服務器內(nèi)存中去。
三星電子計劃于今年年底之前開始量產(chǎn)這一最新的CXL 2.0 DRAM，并準備推出多種容量的產(chǎn)品，以滿足快速變化的下一代計算市場，進一步加速擴大CXL生態(tài)系統(tǒng)。
數(shù)據(jù)處理的增加、虛擬化的廣泛使用以及內(nèi)存中計算的增加，使得服務器對CPU附加內(nèi)存的需求呈指數(shù)級增長。人工智能、機器學習、大數(shù)據(jù)和分析等現(xiàn)代工作負載加劇了數(shù)據(jù)中心管理人員面臨的內(nèi)存挑戰(zhàn)。訓練大型語言模型（LLM），如GPT-4、Llama 2和PaLM 2需要大的內(nèi)存容量和計算能力。
隨著處理器核數(shù)的不斷增加，實現(xiàn)更快、更復雜的計算，就需要更多的內(nèi)存。CXL內(nèi)存可以提供所需的擴展內(nèi)存容量。隨著下半年首批支持 CXL 2.0 的服務器 CPU 問世，CXL 有望正式進入商業(yè)化階段。
自2019年首次發(fā)布以來，CXL在過去幾年里已經(jīng)演進到了CXL 3.1標準。在適用范圍方面，也從一開始的僅支持有限功能，增加到對橫向擴展 CXL 進行了額外的結構改進、新的可信執(zhí)行環(huán)境增強以及內(nèi)存擴展器的改進。
CXL 3.0響應了設備供應商的需求，將比CXL 1.X版本提升了帶寬，并將一些原本復雜的標準設計簡單化，確保易用性。這是2020年CXL 2.0標準引入內(nèi)存池和CXL開關功能之后較大的改動，CXL 3.0將側(cè)重于物理和邏輯層面的升級，在物理層面，CXL將每通道吞吐量提升了一倍，達到64GT/s。在邏輯層面，CXL 3.0擴招了標準邏輯能力，允許更復雜的連接拓撲，以及一組CXL設備內(nèi)可以靈活實現(xiàn)內(nèi)存共享和內(nèi)存訪問。相對于CXL 1.X和CXL 2.0建立在PCIe 5.0之上，CXL 3.0與PCIe 6.0規(guī)范進行合并，這也使得CXL 3.0成為標準建立以來第一次物理層更新。
CXL 3.1是對CXL 3.0版本的漸進性的更新，新規(guī)范對橫向擴展 CXL 進行了額外的結構改進、新的可信執(zhí)行環(huán)境 ehnahcments 以及對內(nèi)存擴展器的改進。
如今，甚至已有廠商正在布局CXL3.0和3.1。
*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個人觀點，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。
熱門跟貼