如果您希望可以時(shí)常見(jiàn)面，歡迎標(biāo)星收藏哦~
自半導(dǎo)體工業(yè)誕生以來(lái)，集成電路就一直被封裝在封裝件中。最初的想法主要是保護(hù)內(nèi)部脆弱的硅片不受外部環(huán)境的影響，但在過(guò)去的十年中，封裝的性質(zhì)和作用發(fā)生了巨大的變化。雖然芯片保護(hù)仍然重要，但它已成為封裝中最不引人關(guān)注的作用。
本文探討了封裝領(lǐng)域最大的變化，即通常所說(shuō)的先進(jìn)封裝。先進(jìn)的含義并沒(méi)有明確的定義。相反，該術(shù)語(yǔ)廣泛涵蓋了多種可能的封裝方案，所有這些方案都比傳統(tǒng)的單芯片封裝復(fù)雜得多。先進(jìn)封裝通常封裝了多個(gè)元件，但組裝方式卻千差萬(wàn)別。
在這種討論中，經(jīng)常會(huì)提到 2.5D 或 3D 封裝，這些描述指的是內(nèi)部元件的排列方式。
本文首先討論了從外部觀察到的封裝類型，然后向內(nèi)討論了高級(jí)封裝所集成的基本組件。之后，將更詳細(xì)地探討每個(gè)組件。大部分討論將涉及高級(jí)軟件包的各種組裝過(guò)程。文章最后探討了任何技術(shù)討論都必須涉及的四個(gè)主題--工程師如何設(shè)計(jì)先進(jìn)封裝、如何對(duì)其進(jìn)行測(cè)試、先進(jìn)封裝的總體可靠性影響以及任何安全影響。
文章還簡(jiǎn)要討論了兩個(gè)相關(guān)的廣泛話題。首先是鍵合。雖然這是封裝的一個(gè)必要組成部分，但它本身也是一個(gè)很大的話題，在此不作詳細(xì)討論。其次是不屬于集成電路但可能包含在封裝中的各類元件。光學(xué)元件和 MEMS（微機(jī)電系統(tǒng)）是兩個(gè)突出的例子，每種元件都有自己的一套考慮因素，可能超出本電子書(shū)的范圍。因此，我們將再次對(duì)它們進(jìn)行高層次的討論。
為什么要采用先進(jìn)封裝？
先進(jìn)封裝是隨著時(shí)代的發(fā)展而不斷提高集成度的。在這種情況下，不是集成到一個(gè)芯片上，而是將多個(gè)元件集成到一個(gè)封裝中。這樣做的動(dòng)機(jī)與幾個(gè)不同的趨勢(shì)直接相關(guān)，盡管這些趨勢(shì)往往相互交織。一個(gè)趨勢(shì)是芯片的使用越來(lái)越多，另一個(gè)趨勢(shì)則是共同封裝光學(xué)器件的發(fā)展停滯不前。這兩個(gè)例子典型地說(shuō)明了推動(dòng)整個(gè)運(yùn)動(dòng)的兩個(gè)主要問(wèn)題--帶寬和功率。成本也可能是推動(dòng)芯片的一個(gè)因素，但這是芯片所特有的，盡管使用了任何芯片，完全計(jì)算成本的先進(jìn)封裝可能仍然很昂貴。
更高的帶寬
這里的帶寬是指組件交換數(shù)據(jù)的速度，尤其是訪問(wèn)內(nèi)存時(shí)的速度。更快的物理通信機(jī)制（如 PAM4 和 PAM8）是解決方案的一部分，但在這一點(diǎn)上，帶寬的增加是來(lái)之不易的。
在信號(hào)速度既定的情況下，提高帶寬的另一種方法就是提供更多的信號(hào) . 印刷電路板（PCB，又稱印刷線路板或 PWB）提供了一套給定的線路和間距規(guī)則，限制了可以相鄰運(yùn)行的信號(hào)數(shù)量。在印刷電路板上增加層數(shù)有助于布線，但在一定程度上會(huì)增加成本，而且更長(zhǎng)、更迂回的布線也會(huì)阻礙速度......。
封裝內(nèi)可實(shí)現(xiàn)的尺寸比印刷電路板上的尺寸要大得多，因此可以容納更多的信號(hào)。這正是高帶寬存儲(chǔ)器（HBM）的價(jià)值所在--總線比印刷電路板寬得多。距離也更短，允許采用更先進(jìn)的信號(hào)技術(shù)。
關(guān)于要布設(shè)多少信號(hào)線的問(wèn)題，其實(shí)與“海濱帶”（beachfront）的概念密切相關(guān)。海濱帶是以每平方毫米可用的I/O數(shù)量來(lái)衡量的，它受封裝內(nèi)部的線寬/線距規(guī)則（line/space rules）以及芯片焊球尺寸的影響。過(guò)去的芯片多使用外圍焊盤(pán)（peripheral pads）作為I/O接口，而現(xiàn)代芯片則廣泛采用焊球陣列（ball arrays）。這些焊球中，最外層的幾排可以作為總線中的相關(guān)I/O使用，但能使用的行數(shù)受到限制，主要取決于從內(nèi)層引出線路的難易程度。
理論上講，任何一個(gè)焊球都可以被引出，但如果是用于總線，所有信號(hào)必須盡可能匹配，以減少總線內(nèi)的時(shí)延偏差（skew）。正是這種對(duì)信號(hào)匹配的要求，限制了可以構(gòu)成單一總線的焊球行數(shù)。而焊球間距（ball pitch）也會(huì)影響單位邊緣長(zhǎng)度（每mm2）的I/O數(shù)量。此外，如果對(duì)噪聲控制有較高要求，還可能需要在信號(hào)之間加入接地線（ground lines），這也會(huì)進(jìn)一步限制可用的布線資源。
降低功耗
降低功耗是另一大動(dòng)力，它與信號(hào)必須傳輸?shù)木嚯x直接相關(guān)。較長(zhǎng)的軌跡需要更多的信號(hào)能量，以確保數(shù)據(jù)以足夠好的狀態(tài)到達(dá)終點(diǎn)，從而被準(zhǔn)確接收和解釋。
在封裝內(nèi)傳輸?shù)男盘?hào)要比在 PCB 上傳輸?shù)男盘?hào)多得多，但由于傳輸距離是以毫米而不是厘米為單位，因此可以降低驅(qū)動(dòng)強(qiáng)度，從而節(jié)省能量 . 由于信號(hào)數(shù)量較多，凈能量可能仍然較高。在這種情況下，帶寬動(dòng)機(jī)（如果不僅僅是節(jié)省空間的話）將是更重要的動(dòng)機(jī)，即犧牲總功率來(lái)?yè)Q取更高的性能 .但即便如此，每個(gè)信號(hào)的功率也會(huì)降低。
封裝類型
半導(dǎo)體行業(yè)已開(kāi)發(fā)出無(wú)數(shù)種集成電路 (IC) 封裝。大多數(shù)封裝都包含一個(gè)芯片，既能保護(hù)芯片不受周圍環(huán)境的影響，又能將芯片安裝到印刷電路板上。我們將不討論大多數(shù)封裝類型。
“先進(jìn)封裝 "是一個(gè)含糊不清的術(shù)語(yǔ)，有些無(wú)益。在任何給定的時(shí)間點(diǎn)，最新的封裝技術(shù)，不管是什么，都可以被稱為先進(jìn) . 因此，今天人們對(duì)先進(jìn)包裝的期望在未來(lái)可能會(huì)發(fā)生變化。本報(bào)告將從狹義上界定正在討論的封裝類型 .
通孔式封裝與表面貼裝式封裝
舊式封裝的引腳可以穿過(guò)印刷電路板上的鉆孔 . 這些封裝更簡(jiǎn)單，適用于更簡(jiǎn)單的電路板 . 它們的組裝方法是將所有元件放在電路板的頂面，然后通過(guò)波峰焊工藝進(jìn)行焊接，熔化的焊料 “波峰 ”會(huì)輕輕擦拭電路板的底部，粘附在適當(dāng)?shù)暮副P(pán)上，并向上進(jìn)入封裝引線周圍的孔中，形成可靠的連接。
這是一項(xiàng)成熟的技術(shù)，而且成本相對(duì)較低。缺點(diǎn)是只有電路板的頂面可以安裝元件，而通孔和焊波使得在背面組裝成為不可能。表面貼裝技術(shù)消除了穿過(guò)電路板的引腳，從而解決了這一難題。取代引腳的是封裝外部的焊球。所有這些元件都被放置在電路板上，并經(jīng)過(guò)一個(gè)熱循環(huán)，使焊球輕微熔化（或回流），從而與印刷電路板表面的焊盤(pán)實(shí)現(xiàn)干凈的連接。這樣，印刷電路板的背面就可以放置其他元件了。
這里討論的封裝類型通常具有大量連接，引腳柵陣列 (PGA) 和球柵陣列 (BGA) 就是高引腳數(shù)封裝的兩個(gè)例子。前者是通孔封裝，后者是表面貼裝封裝。
本文只關(guān)注表面貼裝技術(shù)，BGA 是符合其余標(biāo)準(zhǔn)的封裝中使用最廣泛的一種。
圖 1：針柵陣列與球柵陣列。左圖顯示封裝底部，引腳用于穿過(guò) PCB 上的孔。右圖顯示表面貼裝等效結(jié)構(gòu)，焊球安裝在 PCB 表面。請(qǐng)注意，陣列不必完全填充引腳或焊球。
邊緣引線與引線陣列
老式封裝技術(shù)的工作原理是使用導(dǎo)線將芯片鍵合焊盤(pán)連接到引線框架，引線框架將信號(hào)從芯片的鍵合焊盤(pán)傳輸?shù)椒庋b引腳。這些鍵合焊盤(pán)都位于芯片的邊緣，由此產(chǎn)生的引腳也位于封裝的邊緣。
這種安排限制了芯片的尺寸，因?yàn)樾酒湘I合焊盤(pán)的最小尺寸和間距取決于導(dǎo)線的尺寸，而不是硅工藝。需要大量連接的極小電路可能需要為鍵合焊盤(pán)留出很大的空間，以至于芯片尺寸只能由焊盤(pán)而不是芯片上的電路來(lái)決定。
對(duì)于數(shù)百或數(shù)千個(gè)連接而言，在邊緣上引線將導(dǎo)致巨大的封裝，并且由于連接和引線框架的長(zhǎng)度而導(dǎo)致可怕的性能。相反，現(xiàn)代的大型封裝采用陣列引線（在 BGA 中為球）。如果裸片非常大，陣列引線可以來(lái)自裸片上的邊緣焊盤(pán)，或者裸片本身可以有一個(gè)球陣列，電路繞過(guò)球陣列 .
圖 2：焊盤(pán)受限芯片的頂視圖。芯片的尺寸由外圍的焊盤(pán)決定。除非移除焊盤(pán)，否則縮小中間的電路不會(huì)導(dǎo)致芯片尺寸減小。
單組件與多組件
將多個(gè)芯片集成到一個(gè)封裝中可能有很多原因，與使用多個(gè)封裝相比，單個(gè)芯片在 PCB 上占用的空間更小，由于連接更短，性能更高，效率更高，在許多情況下，可能需要更少的 PCB 連接。
后一種效應(yīng)與多年前在芯片上的門(mén)數(shù)和由此產(chǎn)生的 I/O 數(shù)量之間建立的一種關(guān)系有關(guān)，這種關(guān)系被稱為倫特法則，它認(rèn)為隨著芯片上門(mén)數(shù)的增加，I/O 數(shù)量也會(huì)增加，但速度不會(huì)那么快，這是因?yàn)樵S多連接仍在芯片內(nèi)部。
封裝也會(huì)產(chǎn)生同樣的效果，如果兩塊芯片本來(lái)是分開(kāi)封裝的，但它們之間存在連接，那么這些連接就會(huì)從印刷電路板上消失，因?yàn)樗鼈兪窃诜庋b內(nèi)部建立的。
圖 3：左圖顯示兩個(gè)芯片共享五個(gè)連接。如果這兩個(gè)芯片共封裝，那么這五個(gè)共享連接將在封裝內(nèi)部進(jìn)行，并從封裝的引線中消失。
令人困惑的 RDL 概念
許多封裝都包含所謂的再分布層或 RDL。最初的概念是將信號(hào)從一種模式路由到另一種模式（通常是從芯片封裝的引線或球模式到印刷電路板上的著陸模式）的幾層互連層。當(dāng)封裝上的連接間距過(guò)于緊湊，無(wú)法滿足印刷電路板上的線路和空間規(guī)則時(shí)，這一點(diǎn)就變得尤為重要。RDL 對(duì)于接收這些信號(hào)并將其分散開(kāi)來(lái)是必要的。
這是總體思路，適用于大多數(shù)先進(jìn)封裝 . 但是，許多元件都可以起到重新路由信號(hào)的作用，包括中間膜和封裝基板 . 從技術(shù)上講，這些都是 RDL . 但 RDL 一詞似乎有更具體的用法，指的是在裸片金屬層上方添加路由層，在裸片鈍化后添加，或在裸片背面添加，重新路由硅通孔（TSV）。
一般來(lái)說(shuō)，它們有幾層由有機(jī)樹(shù)脂制成，只提供信號(hào)重路由功能。這種 RDL 的定義較為有限，不允許元件嵌入無(wú)源元件或其他元件，而內(nèi)插器則可以做到這一點(diǎn)。
扇入與扇出
由于老式技術(shù)將導(dǎo)線從芯片焊盤(pán)連接到引線框架，信號(hào)無(wú)處可去，只能遠(yuǎn)離芯片，印刷電路板上的封裝占位面積大于其所包含的芯片，用現(xiàn)在的話說(shuō)，信號(hào)從芯片向外發(fā)散。
先進(jìn)的封裝技術(shù)包括使用 RDL，可以將信號(hào)路由到任何地方 . 如果芯片的連接很少，則可以在芯片下方布線，這樣形成的封裝僅比芯片本身稍大一些 . 這種封裝技術(shù)被稱為芯片級(jí)封裝 (CSP)，是盡可能小的實(shí)用封裝技術(shù)，因?yàn)樗豢赡鼙刃酒?。芯片尺寸?1.2 倍以下的任何尺寸都被稱為芯片級(jí)封裝。在這種情況下，信號(hào)從芯片邊緣向內(nèi)傳輸，因此這種技術(shù)被稱為扇入技術(shù)（fan-in）。
與此相反的是扇出，即一些引線遠(yuǎn)離芯片，使封裝比芯片大（即使一些信號(hào)也扇入）。即使是單個(gè)芯片也有必要這樣做，因?yàn)?PCB 設(shè)計(jì)規(guī)則要求芯片上的連接點(diǎn)之間的距離要比焊盤(pán)遠(yuǎn)得多。
最后，先進(jìn)的封裝工藝包括面板制造 . 這是一種較大的矩形電路板，實(shí)際上與印刷電路板類似，但尺寸更大。
圖 4：扇入與扇出。左圖顯示所有信號(hào)都被路由至封裝中心，這是由于信號(hào)數(shù)量有限而實(shí)現(xiàn)的。右圖顯示扇出，其中一些信號(hào)路由至芯片之外。使用扇出時(shí)，一些信號(hào)仍然可以向內(nèi)路由。
總之，就本文而言，先進(jìn)封裝的特點(diǎn)如下：
使用表面貼裝技術(shù)（可能是 BGA 或相關(guān)技術(shù)）；
具有凸點(diǎn)陣列而非邊緣連接；
封裝多個(gè)元件（CSP 除外）；以及
具有扇出 RDL 或其他將信號(hào)從芯片引出的元件。
先進(jìn)封裝組件
舊式封裝的組件往往很少：基板、引線框架、芯片，然后是模塑化合物（塑料封裝）或其他外殼。先進(jìn)封裝以這種結(jié)構(gòu)為基礎(chǔ)，但增加了一些元件：
基板提供了封裝內(nèi)容物與印刷電路板之間的連接，封裝最終將連接到印刷電路板上。
用焊料制成的焊球構(gòu)成 PCB 連接 .
中間膜的作用與基板類似，但它們通?？梢匀菁{更小的金屬線間距，而且凸點(diǎn)可以形成比球更多的連接。
微凸塊是芯片與另一芯片或中間膜之間更小的連接。
根據(jù)中間件材料的不同（將在下文討論），橋接器可提供安裝在中間件上的組件之間的連接。
除了這些基本元件外，還可以添加其他元件，例如用于管理熱量的元件......。
圖 5：基本先進(jìn)封裝元件。與所有封裝一樣，它包含一個(gè)基板。它還包括一個(gè)中介層，元件安裝在中介層上并相互布線。微凸塊將芯片連接到中介層，凸塊將中介層連接到基板，球?qū)⒒暹B接到 PCB。
2D、2.5D 和 3D
在將多個(gè)組件集成到先進(jìn)封裝中時(shí)，業(yè)界已開(kāi)發(fā)出一種維度概念，雖然并非嚴(yán)格準(zhǔn)確，但有助于描述封裝中組件的排列方式。二維 (2D) 并不常見(jiàn)，但它指的是標(biāo)準(zhǔn)封裝中的默認(rèn)排列方式，即芯片直接放置在基板上。2.5D 是指將多個(gè)芯片布置在一個(gè)中介層 (interposer) 上。該中介層位于主基板上方，因此存在一些垂直方向的距離——相當(dāng)于半維的距離。
3D 指的是將元件堆疊在一起。當(dāng)今最好的例子就是 HBM，它由多個(gè)內(nèi)存芯片堆疊而成，看起來(lái)就像一個(gè)大內(nèi)存。但 AMD 等公司也使用這種方法將其 V-Cache 放在計(jì)算芯片之上，預(yù)計(jì)未來(lái)還會(huì)有更多類似的異構(gòu)實(shí)例。
現(xiàn)實(shí)世界中的設(shè)計(jì)往往是 2 .5D 和 3D 的結(jié)合，通常稱為 3 .5D 。例如，可能會(huì)有一個(gè)或多個(gè)計(jì)算芯片和一個(gè)或多個(gè) I/O 芯片與 HBM 堆棧相鄰排列。圖 5 和圖 6 展示了這種組合。
圖 6：先進(jìn)封裝中的 3D 堆疊 HBM。單個(gè) HBM 單元包含多個(gè)獨(dú)立的薄型存儲(chǔ)器芯片，這些芯片通過(guò)小間距微凸塊進(jìn)行通信。TSV 將信號(hào)從頂部芯片向下傳輸?shù)降撞啃酒?。如圖所示，處理器位于 2.5D 配置中的 HBM 旁邊。
封裝基板
封裝所用的基板與印刷電路板相似，但它們與高密度互連 (HDI) 印刷電路板最為相似。與印刷電路板一樣，它們由電介質(zhì)層和金屬層交替組成。因此，它們也類似于半導(dǎo)體的線路后端 (BEOL)，后者也是由電介質(zhì)層和金屬層交替組成。但基板的特點(diǎn)是采用有機(jī)電介質(zhì)，而不是氧化物。印刷電路板和基板之間的區(qū)別更多在于尺寸而非材料。
圖 7：封裝基板的橫截面。它與 PCB 非常相似，由多層金屬構(gòu)成，金屬層之間由有機(jī)電介質(zhì)層隔開(kāi)。不同類型的通孔可實(shí)現(xiàn)金屬層之間的連接。
基板通常以核心為起點(diǎn)，核心是一層剛性的有機(jī)電介質(zhì)，兩面都有銅?；宓慕Y(jié)構(gòu)是添加式的，這意味著基板是通過(guò)添加材料制成的--在這種情況下，是建立額外的電介質(zhì)層和金屬層。這也是該工藝的另一個(gè)描述性名稱：堆積工藝。
金屬層有兩種功能：一種是將信號(hào)從封裝內(nèi)的芯片連接處傳輸?shù)接∷㈦娐钒迳系暮附舆B接處；另一種是將信號(hào)從封裝內(nèi)的芯片連接處傳輸?shù)接∷㈦娐钒迳系暮附舆B接處。根據(jù)信號(hào)的路徑，可能需要一層或多層。通孔提供金屬層之間的連接，有三種類型：
通孔（或通孔）在成品基板的兩面都可接入。
盲孔只有一面可以訪問(wèn)，在內(nèi)部層上終止。
埋孔的起點(diǎn)和終點(diǎn)都在內(nèi)部層上，基板外部無(wú)法訪問(wèn)。
微通孔是直徑小于 150 微米的簡(jiǎn)單通孔。這種通孔密度更大，但更難制作，需要激光鉆孔和更高的精度 . 對(duì)于較窄的 “桶”，還必須考慮高寬比（高度與寬度之比），因?yàn)殡婂兊礁邔挶瓤字懈永щy。
金屬層的另一個(gè)作用是作為電源和地平面。它們主要為封裝中的元件提供電源穩(wěn)定性。但對(duì)于高頻信號(hào)或高性能電路（噪聲是它們的大敵）來(lái)說(shuō)，這些平面起著屏蔽作用，使金屬層不會(huì)通過(guò)介質(zhì)發(fā)生相互作用。接地線也可以在信號(hào)之間的單層上布線，以減少信號(hào)之間的串?dāng)_。
在印刷電路板上，這些層對(duì)于創(chuàng)建具有可控阻抗的帶狀或微帶線路也是必不可少的?；宄叽巛^小，這種結(jié)構(gòu)就不太常見(jiàn)，因?yàn)樽鳛閭鬏斁€的信號(hào)較少。例如，6 GHz 信號(hào)的波長(zhǎng)約為 50 毫米，因此在傳輸該頻率的信號(hào)時(shí)，需要考慮將長(zhǎng)度超過(guò) 25 毫米（半波長(zhǎng)）的跡線作為傳輸線。只有最大的封裝尺寸在這個(gè)范圍內(nèi)，而且很少有信號(hào)在這個(gè)范圍內(nèi)。仔細(xì)的布線可以將跡線保持在足夠低的位置。但如果需要控制阻抗，接地平面可以起到輔助作用。
材料選擇
基底有兩種主要材料在加工后保留下來(lái)，即電介質(zhì)和金屬。 金屬絕大多數(shù)是銅，用焊料進(jìn)行連接。在無(wú)鉛環(huán)境中，SAC（錫/鋁/銅）焊料占主導(dǎo)地位 .
與金屬相比，電介質(zhì)提供了更多選擇 . 最常見(jiàn)的兩種介質(zhì)是可加熱固化的不同形式的環(huán)氧樹(shù)脂（也稱為熱固性樹(shù)脂）.FR-4（也稱為 FR4）是迄今為止最著名的 PCB 樹(shù)脂。FR “代表阻燃；”4 "由美國(guó)電氣制造商協(xié)會(huì)（NEMA）指定。它是一種復(fù)合材料，由浸漬了環(huán)氧樹(shù)脂的玻璃纖維布組成。
如需更高性能，可使用 BT 環(huán)氧樹(shù)脂（雙馬來(lái)酰亞胺三嗪的縮寫(xiě)）。根據(jù)玻璃化溫度（Tg）（即樹(shù)脂開(kāi)始回流并失去結(jié)構(gòu)完整性的溫度），它更耐高溫。它還具有較低的介電常數(shù)，有助于防止層間信號(hào)串?dāng)_。
這兩種材料都以預(yù)浸料（prepreg）的形式提供。織物基質(zhì)浸漬樹(shù)脂并進(jìn)行部分固化以使其穩(wěn)定。因此，預(yù)浸料可以方便地鋪設(shè)，并在鋪設(shè)到位后完全固化。所有層都鋪設(shè)到位后，熱量和壓力可使各層之間徹底固化和粘合。
味之素（Ajinomoto）公司最近推出了一種名為ABF（味之素積層膜）的材料。它為高性能信號(hào)提供了更好的介電性能和熱性能。它以卷狀形式提供，一面封裝在鄰苯基苯酚 (OPP) 薄膜之間，在應(yīng)用前移除，另一面封裝在聚乙烯 (PET) 薄膜之間，在應(yīng)用后移除。介電片材可能帶有一層銅。
除了較低的介電常數(shù)外，它的熱膨脹系數(shù) (CTE) 也更接近基板上的銅和其他材料。因此，反復(fù)的熱循環(huán)不太可能導(dǎo)致裂紋和其他缺陷。這對(duì)于必須具備高可靠性的封裝電路很有幫助。然而，與更簡(jiǎn)單的材料和工藝相比，其成本更高。
需要注意的是，整個(gè)基板不必由相同的電介質(zhì)組成。不同的層可以采用不同的樹(shù)脂，具體取決于其所支持信號(hào)的需求。
PCB 中的過(guò)孔傳統(tǒng)上是通過(guò)機(jī)械鉆孔制成的，但由于基板過(guò)孔尺寸較小，激光鉆孔更為常見(jiàn)。與通孔引腳鉆孔（焊料會(huì)滲入孔中）或機(jī)械連接鉆孔（孔中不需要任何材料）不同，過(guò)孔必須在層間導(dǎo)電。這通常通過(guò)電鍍來(lái)處理，在孔中少量的銅作為種子層，然后將銅沉積在鍍液中，電路板作為陰極進(jìn)行電連接以吸引銅。
當(dāng)使用機(jī)械或激光鉆孔時(shí)，附近的樹(shù)脂容易熔化，從而造成“拖影”。對(duì)于四層或四層以上的基材，需要進(jìn)行除膠渣工藝來(lái)清潔表面。該工藝可以采用化學(xué)方法或等離子方法進(jìn)行。后者效果更清潔、更均勻，但成本更高。
構(gòu)建基板
構(gòu)建基板的步驟在概念上非常簡(jiǎn)單——從核心開(kāi)始，然后添加層，并在過(guò)程中進(jìn)行圖案化和鉆孔。埋孔和微孔可以位于任何層，盲孔位于外層，通孔則在所有層都安裝到位后進(jìn)行鉆孔。更詳細(xì)的步驟如下：
1. 從兩面均金屬化的核心開(kāi)始。
2. 鉆孔和電鍍：
a. 機(jī)械鉆孔或激光鉆孔。
b. 除膠渣并清潔。
c. 涂上銅籽晶。
d. 電鍍。
3. 圖案化金屬：
a. 涂上光刻膠。
b. 曝光圖案。
c. 去除已顯影的光刻膠。
d. 蝕刻銅。
e. 去除所有剩余的光刻膠并清潔。
4.如果需要更多層，請(qǐng)?zhí)砑恿硪粚訕?shù)脂和銅。
5. 重復(fù)步驟 2 和 3，直到所有層都到位。
6. 使用壓力和熱量將各層粘合在一起
所示步驟和材料適用于最常見(jiàn)的基板類型。其他材料也可用于芯板，例如陶瓷或金屬。也可以使用其他專用樹(shù)脂。在選擇材料時(shí)，必須根據(jù)應(yīng)用需求，平衡成本、可靠性、熱管理、信號(hào)完整性和電源完整性。
圖 8：典型基板的制造工藝。從核心開(kāi)始，逐層添加、鉆孔和圖案化，直至所有層都安裝到位。最終的基板層通過(guò)加熱和加壓粘合在一起。
中介層
多年來(lái)，基板一直是封裝的標(biāo)準(zhǔn)配置，但它們主要提供安裝芯片的表面。如今，用于重新路由信號(hào)的基板已經(jīng)非常成熟。理論上，可以在基板上放置多個(gè)芯片，但實(shí)際上，如果芯片間的連接數(shù)量過(guò)多，最終的基板尺寸會(huì)過(guò)大。如今，有些芯片擁有數(shù)千個(gè)連接。在標(biāo)準(zhǔn)有機(jī)基板上以合理的（或可制造的）尺寸路由如此多的信號(hào)是不切實(shí)際的。此外，信號(hào)路徑可能很長(zhǎng)且迂回，從而增加了高可靠性通信所需的功耗。
這一直是使用中介層的主要?jiǎng)訖C(jī)。從技術(shù)上講，中介層是指任何一種中間體或墊片，用于在一側(cè)的某個(gè)元件和另一側(cè)的某個(gè)元件之間建立或重新定向連接。在這種情況下，硅芯片、無(wú)源元件和其他組件位于一側(cè)，基板位于下方。芯片與基板的連接是通過(guò)微凸塊實(shí)現(xiàn)的；與基板的連接是通過(guò) C4 凸塊實(shí)現(xiàn)的（兩者均在下文討論）。這種類型的中介層被稱為無(wú)源中介層。硅中介層也使得包含晶體管的有源中介層成為可能。
圖 9：中介層，頂視圖和側(cè)視圖。元件位于中介層頂部，通過(guò)微凸塊連接。中介層內(nèi)的各層負(fù)責(zé)在元件之間路由信號(hào)，并將信號(hào)路由至凸塊，以便連接到下方的封裝基板。
中介層與芯片、封裝和 PCB 的比較
中介層創(chuàng)建了額外的連接層次。該層次的頂層是芯片本身及其片上連接。其下是中介層，它將封裝內(nèi)的組件互連。其下是基板，它將需要在封裝外部可見(jiàn)的信號(hào)與封裝焊盤(pán)連接起來(lái)。最后一層是 PCB 本身。
每一層級(jí)的線寬/間距和焊盤(pán)密度都不同，芯片密度最高，PCB密度最低。中介層相對(duì)于封裝基板和PCB具有四個(gè)基本優(yōu)勢(shì)。
更緊密的金屬和焊盤(pán)尺寸允許更多信號(hào)在封裝內(nèi)元件之間或封裝球之間進(jìn)行路由。
更多的元件間連接意味著更少的信號(hào)離開(kāi)封裝。
芯片間連接傳輸距離更短，因此信號(hào)質(zhì)量下降更少。
更短的距離意味著信號(hào)驅(qū)動(dòng)器可以降低驅(qū)動(dòng)信號(hào)所需的能量和電壓擺幅，從而降低系統(tǒng)功耗。
使用中介層的缺點(diǎn)是其成本、散熱考慮和設(shè)計(jì)復(fù)雜性。成本取決于所用材料，但顯然使用中介層比不使用中介層的成本更高。不過(guò)，如果考慮到使用多個(gè)封裝而不是集成到單個(gè)封裝的成本，成本比較可能更為有利。
中介層本身不會(huì)引入新的散熱問(wèn)題，但使用中介層的封裝會(huì)將更多的硅片放入單個(gè)封裝中，這始終有可能帶來(lái)散熱挑戰(zhàn)。例如，可以通過(guò)確保兩個(gè)高功率硅片不堆疊甚至不并排放置來(lái)解決這些問(wèn)題。
一個(gè)典型的挑戰(zhàn)是將HBM內(nèi)存（與所有DRAM一樣，它對(duì)熱量高度敏感）盡可能靠近使用它的處理器芯片。連接需要盡可能短，但這會(huì)使內(nèi)存芯片更靠近發(fā)熱的處理器，從而可能影響內(nèi)存性能。
成本和散熱問(wèn)題通常都與第三個(gè)問(wèn)題——復(fù)雜性——相關(guān)。成本、散熱和其他問(wèn)題通常可以通過(guò)精心設(shè)計(jì)來(lái)解決。但這種設(shè)計(jì)將封裝、中介層和芯片整合到一個(gè)包含許多活動(dòng)部件的大型協(xié)同設(shè)計(jì)工作中。
表1：芯片、中介層、封裝基板和PCB之間的連接性比較。芯片密度最高，PCB密度最低。增加層數(shù)可以提高布線能力，但會(huì)增加成本，并且由于需要額外的過(guò)孔，信號(hào)完整性可能會(huì)降低。
不同的中介層材料
中介層主要用于信號(hào)路由。因此，構(gòu)建中介層的材料更多地取決于其物理特性，而非其電氣特性。關(guān)鍵參數(shù)包括信號(hào)隔離度、熱導(dǎo)率以及與上方硅片和下方基板相比的熱膨脹系數(shù) (CTE)。
硅中介層
最常見(jiàn)的中介層材料是硅。其理念是，硅制造（取決于所使用的工藝節(jié)點(diǎn)）可以實(shí)現(xiàn)比通常用于 PCB 和封裝基板的有機(jī)材料更高的布線密度。因此，硅中介層是在半導(dǎo)體晶圓廠制造的，目前臺(tái)積電是最大的硅中介層制造商。
中介層不需要采用尖端硅工藝；它們通常停留在 65 納米或 45 納米等節(jié)點(diǎn)上。這使得它們的成本低于領(lǐng)先節(jié)點(diǎn)所需的成本，但其單位面積成本仍然高于有機(jī)材料構(gòu)建所需的成本。除成本外，單個(gè)中介層必須足夠大才能容納其承載的所有硅片，使其大于其上所有硅片的總和。因此，中介層每平方微米的成本低于先進(jìn)芯片，但其面積比典型芯片更大。
構(gòu)建無(wú)源硅中介層就像構(gòu)建芯片，但只使用金屬層。因此，可以創(chuàng)建多層。但每層都會(huì)增加成本，因此在確保足夠的信號(hào)布線能力和良好信號(hào)質(zhì)量的同時(shí)，最小化層數(shù)是一項(xiàng)設(shè)計(jì)優(yōu)化挑戰(zhàn)。
硅中介層上一個(gè)常見(jiàn)的組件是硅通孔 (TSV)，它將信號(hào)從一側(cè)直接傳輸?shù)搅硪粋?cè)。這通常用于電源和接地引腳，但也可以用于信號(hào)。TSV 周圍有“禁入”區(qū)域，在這些區(qū)域創(chuàng)建 TSV 可能會(huì)影響相鄰的硅片。然而，無(wú)源中介層從不利用硅的半導(dǎo)體特性，而僅充當(dāng)連接介質(zhì)。因此，TSV 的大量使用實(shí)際上并不會(huì)限制無(wú)源中介層的布局。然而，它確實(shí)會(huì)極大地影響成本。使用更薄的硅片可以降低成本，因?yàn)?TSV 可以更淺，但載體晶圓（其唯一目的是充當(dāng)薄晶圓的更堅(jiān)固的支架）的厚度必須超過(guò)一定的厚度，以幫助在整個(gè)構(gòu)建過(guò)程中保持結(jié)構(gòu)完整性。完成后，載體將被移除。
制造的典型硅片尺寸有限。對(duì)于大多數(shù)芯片而言，其尺寸限制由掩模固定裝置（稱為光罩）的尺寸決定。大多數(shù)芯片比光罩小得多，并且掩?？梢栽谝粋€(gè)光罩內(nèi)包含多個(gè)芯片，以提高晶圓吞吐量。其他高性能芯片則突破了光罩尺寸的極限。
極少數(shù)在用芯片會(huì)超過(guò)光罩尺寸，最明顯的例子是 Cerebras，它將整個(gè)晶圓作為單個(gè)“芯片”。但硅中介層也可以超過(guò)光罩尺寸限制，盡管臺(tái)積電目前將其尺寸限制為三個(gè)光罩。
在光刻步驟中，圖案通過(guò)掩模版曝光到晶圓上，每個(gè)光罩都是一次曝光。支撐光罩的機(jī)器稱為掃描儀，它會(huì)反復(fù)曝光晶圓，支撐晶圓的壓板在每次曝光后都會(huì)移動(dòng)一個(gè)光罩距離。隨著時(shí)間的推移，整個(gè)晶圓會(huì)經(jīng)過(guò)光罩。
在大多數(shù)情況下，每次曝光都會(huì)形成一個(gè)獨(dú)立的芯片。但對(duì)于中介層（或非常大的芯片），單個(gè)芯片需要多次曝光。這意味著必須以某種方式將曝光之間的邊界縫合在一起。在中介層使用的寬松尺寸下，這更容易做到，但這仍然是硅晶圓廠必須完善的制造工藝的關(guān)鍵部分。制造更大中介層的方法正在開(kāi)發(fā)中。如果證明成功的話，它們將不再需要縫合。
玻璃中介層
硅中介層的成本促使人們使用玻璃中介層。玻璃的制造工藝與硅的制造工藝截然不同，并帶來(lái)了一些限制。但它也為某些設(shè)計(jì)帶來(lái)了諸多優(yōu)勢(shì)，包括更好的信號(hào)隔離。
“玻璃”是一個(gè)廣義的術(shù)語(yǔ)，它包含許多基于玻璃添加劑而具有不同特性的變體。其中許多添加劑是商業(yè)機(jī)密?？祵幑居糜谏a(chǎn)手機(jī)和其他移動(dòng)設(shè)備的堅(jiān)固玻璃的工藝也非常適合中介層。其大尺寸的大規(guī)模生產(chǎn)意味著晶圓和面板均可用作中介層。
需要構(gòu)建的兩個(gè)主要特征是通孔（此處稱為玻璃通孔或TGV）和金屬連接。通孔的創(chuàng)建和填充技術(shù)已經(jīng)非常成熟，并且可以在玻璃上鍍銅。玻璃中介層仍處于大量研究中。目前尚無(wú)一種玻璃中介層實(shí)現(xiàn)大批量生產(chǎn)。
圖 10：多光罩中介層。在對(duì)中介層進(jìn)行圖案化時(shí)，本例中需要三種不同的曝光。當(dāng)曝光交匯時(shí)，必須特別小心，確保任何跨越邊界的信號(hào)都能拼接在一起。
有機(jī)中介層
硅中介層高昂的成本迫使開(kāi)發(fā)商轉(zhuǎn)向另一個(gè)方向，即有機(jī)中介層。它們與PCB和封裝基板基本相同，只是尺寸要小得多。金屬化工藝?yán)玫氖怯糜诠瓒荘CB的設(shè)備，因?yàn)镻CB無(wú)法達(dá)到所需的尺寸。
有機(jī)基板的制造仍處于早期階段，并且已有一些生產(chǎn)，但尚未取代硅。最終，如果玻璃和有機(jī)中介層能夠蓬勃發(fā)展，對(duì)硅中介層的需求應(yīng)該會(huì)下降到那些需要最緊湊尺寸或需要有源中介層的設(shè)計(jì)。
有源中介層
以上討論的三種材料都在爭(zhēng)奪無(wú)源中介層的角色，僅用于建立連接。但硅是一種半導(dǎo)體，可以將電路直接構(gòu)建到中介層本身，使其成為有源中介層。
這種方法目前尚未投入生產(chǎn)，但正在討論將電源管理和輸入/輸出電路放置在中介層中各自信號(hào)線附近。這將增加中介層的成本，因?yàn)樗F(xiàn)在需要前段制程 (FEOL) 和后段制程 (BEOL)。
鑒于中介層采用的工藝節(jié)點(diǎn)較舊，這些電路不會(huì)是尖端的高性能電路，而是可以從其上方的芯片中移除部分電路，或者直接移除整個(gè)芯片的電路。根據(jù)布線密度，這些電路可能不會(huì)增加中介層的面積，因此增加的材料成本應(yīng)該僅限于 FEOL 制程。但總成本也會(huì)有所上升，例如，需要進(jìn)行更廣泛的測(cè)試以確保中介層良好。
硅中介層的應(yīng)用僅限于那些能夠收回先進(jìn)封裝成本的應(yīng)用。但眾所周知，硅元件的成本與其面積相關(guān)。而且，與典型的芯片相比，硅中介層非常大。硅橋采用了中介層的概念，并將其精簡(jiǎn)，使其使用幾小塊硅片，而不是一塊大硅片。
硅橋并非使用硅中介層，而是嵌入到有機(jī)中介層或基板中。制造流程中，硅橋制造商將硅橋發(fā)送給中介層或基板制造商，后者進(jìn)行嵌入。完成后的中介層或基板將被送到封裝廠進(jìn)行組裝。
硅橋
硅橋是一種非常簡(jiǎn)單的硅芯片，只需BEOL工藝。盡管如此，它們是專有的，制造細(xì)節(jié)尚未公開(kāi)。英特爾的版本可能是最著名的，稱為嵌入式多芯片互連橋 (EMIB)。Amkor、ASE集團(tuán)、三星和imec也一直在研究硅橋。
將硅橋嵌入中介層需要：
1. 構(gòu)建中介層的各個(gè)層，直至最后一層。
2. 在封裝之前，在基板上創(chuàng)建用于放置硅橋的空腔。與典型的激光燒蝕相比，英特爾擁有一些空腔創(chuàng)建專利，可以降低成本并縮短周轉(zhuǎn)時(shí)間。
3. 將硅橋放置在空腔中，并用粘合劑固定。對(duì)準(zhǔn)至關(guān)重要。
4. 構(gòu)建最后的基板層，并執(zhí)行其他典型的后續(xù)操作，例如鉆孔。
用于構(gòu)建硅橋的硅技術(shù)能夠?qū)崿F(xiàn)非常精細(xì)的線路。精度的限制通常不是由橋本身決定的，而是由橋在腔體內(nèi)的對(duì)準(zhǔn)度決定的。放置此類元件的機(jī)器的公差往往比橋上的線距寬松得多。平面度也會(huì)限制橋的尺寸。
圖 11：硅中介層與硅橋。硅中介層使用較大的硅面積，而硅橋只在互連信號(hào)的位置放置硅。
圖 12：硅橋的橫截面。該橋嵌入封裝基板中
鍵合
鍵合在此指的是將芯片連接到基板，或?qū)⒁粋€(gè)基板連接到另一個(gè)基板（包括PCB、封裝基板和中介層），以及信號(hào)連接。實(shí)現(xiàn)這些鍵合的技術(shù)有很多，其細(xì)節(jié)超出了本文的討論范圍。本文旨在概述不同的鍵合技術(shù)，并重點(diǎn)介紹那些在先進(jìn)封裝中更常用的技術(shù)。
對(duì)于傳統(tǒng)封裝，芯片鍵合和信號(hào)連接是兩個(gè)獨(dú)立的步驟。對(duì)于較新的封裝技術(shù)，例如倒裝芯片，信號(hào)連接變成了芯片鍵合，盡管底部填充材料可以提高機(jī)械和熱穩(wěn)定性。
引線鍵合
迄今為止，最流行的鍵合技術(shù)是在芯片和基板之間使用某種粘合劑。可以形成共晶鍵合來(lái)提高穩(wěn)定性和熱導(dǎo)率。將金屬合金的中間層置于芯片和基板之間并加熱，即可形成共晶鍵合。材料的“共晶”特性意味著合金中兩種金屬單獨(dú)的熔點(diǎn)高于組合后的熔點(diǎn)，一旦熔化，就會(huì)完全熔化，而不是像固態(tài)和熔化部分混合在一起時(shí)那樣形成某種中間相。
引線鍵合本身可以使用多種技術(shù)進(jìn)行連接。楔形鍵合利用壓力將引線壓入焊盤(pán)，將其擠壓成楔形。它具有方向性，因?yàn)樾ㄐ伪仨毰c引線指向其另一端的方向?qū)R。球形鍵合則無(wú)需該要求，因此速度更快、更容易。在這種情況下，引線從鍵合設(shè)備中伸出，并在末端短暫加熱，使引線末端形成一個(gè)球，然后可以將其放置在焊盤(pán)上。任何這些鍵合技術(shù)都可能涉及壓力、熱量和超聲波振動(dòng)的組合，以軟化引線、摩擦焊盤(pán)并形成牢固可靠的連接。
雖然“先進(jìn)”封裝尚無(wú)正式定義，但引線鍵合通常不被認(rèn)為是一種先進(jìn)技術(shù)。早期成本較低的芯片堆疊技術(shù)仍然可以使用引線鍵合，前提是每個(gè)芯片的尺寸小于其所在芯片的尺寸，以便露出底層芯片的焊盤(pán)。
雖然引線鍵合成本較低，但它會(huì)根據(jù)創(chuàng)建引線鍵合所需的間隙限制可用的 I/O 數(shù)量，其中機(jī)器將每條引線連接到引線兩端的焊盤(pán)上。因此，它不能用于需要高通信帶寬的應(yīng)用。
C4焊球和凸點(diǎn)
為了實(shí)現(xiàn)更高的連接密度，尤其是在BGA封裝中，倒裝芯片組裝已成為常態(tài)。之所以如此命名，是因?yàn)榕c引線鍵合不同，芯片被翻轉(zhuǎn)，使有源層靠近基板。連接不是由引線完成，而是由焊球完成。芯片完成加工后，焊球會(huì)形成在芯片焊盤(pán)上?；搴副P(pán)上可能會(huì)涂上一些助焊劑，然后翻轉(zhuǎn)的芯片會(huì)進(jìn)行對(duì)準(zhǔn)和放置，使焊球落在焊盤(pán)上。在回流焊步驟中，溫度會(huì)短暫升高，導(dǎo)致焊球部分熔化，并將芯片鍵合到基板上。由于該工藝的精心設(shè)計(jì)，這種連接被稱為受控塌陷芯片連接，簡(jiǎn)稱C4。
該技術(shù)可應(yīng)用于多個(gè)層面，并適用于不同尺寸和密度的連接。在BGA封裝的底部，焊球與PCB連接。在封裝內(nèi)部，凸點(diǎn)連接芯片和基板。這些凸塊比封裝外部的焊球更小。最后，對(duì)于 3D 堆疊（即一個(gè)芯片堆疊在另一個(gè)芯片之上），會(huì)使用更小的凸塊（稱為微凸塊），這得益于硅技術(shù)允許的更精細(xì)的線路和空間。
芯片鍵合后，只有金屬連接提供機(jī)械粘合，這可能會(huì)導(dǎo)致可靠性問(wèn)題，因?yàn)闇囟群推渌蛩乜赡軙?huì)導(dǎo)致焊料出現(xiàn)裂紋或徹底斷裂。為了穩(wěn)定器件，鍵合后會(huì)使用底部填充材料來(lái)填充間隙。這種材料會(huì)滲入芯片下方，有助于解決熱膨脹系數(shù) (CTE) 失配問(wèn)題，并將芯片的熱量散發(fā)到基板上。
熱壓鍵合
標(biāo)準(zhǔn)的倒裝芯片鍵合成本低且快速，但也存在一些缺點(diǎn)。由于回流焊是在爐中進(jìn)行的，整個(gè)電路板都會(huì)升溫，而熱失配問(wèn)題可能會(huì)削弱鍵合強(qiáng)度，或在冷卻后導(dǎo)致翹曲。如果芯片或電路板不是完全平整的，那么某些鍵合可能會(huì)很弱。此外，鋁等金屬會(huì)形成氧化物，必須破壞氧化物才能獲得良好的連接。
一種解決方案是熱壓鍵合 (TCB)，它從頂部逐個(gè)芯片施加熱量和壓力。它可用于鍵合堆疊中的多個(gè)芯片，或?qū)⒎庋b鍵合到電路板上。在后一種情況下，無(wú)需通過(guò)加熱整個(gè)電路板進(jìn)行回流，而是僅加熱芯片及其焊球，從而消除了翹曲問(wèn)題。施加的壓力有助于確?？煽康逆I合，突破任何氧化物，并迫使芯片和電路板之間的表面柔順性，以防止任何翹曲。這通常使用銅和鋁來(lái)完成，但也可以使用金來(lái)完成。
HBM 廣泛使用熱壓鍵合來(lái)鍵合芯片堆疊。除了解決上述問(wèn)題外，它還減少了堆疊中芯片之間的間隙，從而縮短了堆疊。它還有助于比標(biāo)準(zhǔn)微凸塊更好地散熱。
缺點(diǎn)是，它不像回流焊那樣是批量操作。鍵合工具不是一次性鍵合滿托盤(pán)的芯片，而是單獨(dú)鍵合每個(gè)芯片，而且鍵合工具的價(jià)格也比用于微凸塊的工具更高。吞吐量的降低使得這一工藝成本更高，但更適合高利潤(rùn)的設(shè)備。
支柱（Pillars）
微凸塊不能任意縮小。一個(gè)問(wèn)題是，盡管回流焊過(guò)程中焊料塌陷具有可控性，但最終連接的精確形狀無(wú)法得到很好的控制，這限制了它們?cè)诓幌嗷ジ蓴_的情況下可以緊密接觸到多遠(yuǎn)。另一個(gè)挑戰(zhàn)是，凸塊尺寸還決定了芯片與基板之間的間隙，有時(shí)也稱為“間隙”。如果凸塊太小，該間隙就會(huì)太窄，無(wú)法容納底部填充材料。
支柱的出現(xiàn)是為了更好地控制間距和間隙。與球體不同，圓柱體可以具有獨(dú)立的高度和直徑，從而提供兩個(gè)自由度。如果一個(gè)芯片與另一個(gè)芯片部分重疊，甚至可以同時(shí)使用支柱和球體，這需要凸塊短距離到達(dá)下面的芯片，然后使用較長(zhǎng)的支柱（有時(shí)稱為柱狀體）到達(dá)沒(méi)有下面芯片的中介層。
構(gòu)建柱子的過(guò)程與構(gòu)建凸點(diǎn)的過(guò)程類似，不同之處在于添加銅柱的步驟，如圖 16 所示。
圖 13：主要的鍵合技術(shù)。采用引線鍵合時(shí)，芯片和信號(hào)分別鍵合。對(duì)于其余技術(shù)，信號(hào)連接也構(gòu)成芯片連接。
圖 14：使用引線鍵合的 3D 芯片堆疊。這是一種成本較低的芯片堆疊方法，但要求上層芯片的尺寸小于下層芯片。
圖 15：一個(gè)芯片與其所連接的另一個(gè)芯片部分重疊，理論上可以使用凸塊和支柱來(lái)管理兩個(gè)不同的支架。這將對(duì)實(shí)現(xiàn)良好良率的支柱高度提出挑戰(zhàn)。芯片、支柱和凸塊的尺寸未按比例顯示
圖 16：制作焊球或凸塊和銅柱的步驟。步驟基本相同。主要變化的是材料，焊球/凸塊只是將焊料回流焊接成球，而銅柱則是將焊料回流焊接到銅柱頂部。
混合鍵合
先進(jìn)封裝領(lǐng)域的最新熱門(mén)話題是混合鍵合，主要用于芯片間的連接，包括在晶圓切割之前將晶圓與晶圓或芯片與晶圓鍵合時(shí)進(jìn)行的連接?；旌湘I合并非通過(guò)添加焊料等材料來(lái)形成連接，而是將焊盤(pán)與周圍的氧化物緊密接觸，從而實(shí)現(xiàn)無(wú)任何中間材料的連接?！盎旌稀币辉~源于氧化物和金屬共同構(gòu)成鍵合。
金屬焊盤(pán)略微凹陷，使氧化物先鍵合，然后金屬焊盤(pán)也隨之鍵合。該技術(shù)旨在通過(guò)消除焊料來(lái)提高連接質(zhì)量和電氣性能。僅使用兩個(gè)芯片的焊盤(pán)材料進(jìn)行連接。鍵合后的氧化物提供機(jī)械強(qiáng)度。
然而，在實(shí)踐中，這是一個(gè)具有挑戰(zhàn)性的過(guò)程，因?yàn)樗泻副P(pán)必須共面，而表面處理是實(shí)現(xiàn)可靠連接的關(guān)鍵。它已在少數(shù)應(yīng)用中得到應(yīng)用，例如較新的閃存和一些圖像傳感器，但尚未得到廣泛應(yīng)用，并且仍在進(jìn)行大量研究和開(kāi)發(fā)。
每種互連技術(shù)都允許不同的連接尺寸（例如球直徑）和間距。大多數(shù)互連技術(shù)的尺寸介于大規(guī)模生產(chǎn)和前沿技術(shù)之間。
表 2：互連尺寸和間距比較。低端尺寸往往反映的是可能已實(shí)現(xiàn)大批量生產(chǎn)的先進(jìn)工藝。
封裝工藝
與硅制造工藝相比，封裝工藝的規(guī)范性要寬松得多。代工廠（或集成設(shè)備制造商 (IDM)，例如英特爾或三星）提供的硅節(jié)點(diǎn)通常采用固定的工藝。在大多數(shù)情況下，采用該工藝制造的所有產(chǎn)品都將遵循相同的步驟順序。
至少目前，封裝工藝更加靈活。一些制造商擁有一些知名的工藝，但每家能夠進(jìn)行此類封裝的公司都可能擁有相同工藝的專屬版本。例如，Amkor 的 HDFO 工藝大致相當(dāng)于臺(tái)積電的 CoWoS-R 工藝。正如不同代工廠的硅節(jié)點(diǎn)細(xì)節(jié)會(huì)有所不同一樣，不同的外包封裝測(cè)試 (OSAT) 廠商的組裝步驟也會(huì)有所不同。
這也是一個(gè)快速變化的時(shí)代，行業(yè)尚未形成清晰、整齊的流程。每個(gè)客戶的需求可能略有不同，制造商正在盡可能地滿足他們的要求。本報(bào)告將回顧臺(tái)積電和英特爾的一些知名品牌工藝，但這些工藝并非全部可用或可能實(shí)現(xiàn)的工藝。
對(duì)于給定的工藝，幾個(gè)關(guān)鍵參數(shù)會(huì)有所不同。這些參數(shù)包括基板、中介層或 RDL 中可用的層數(shù)、中介層的最大尺寸（有時(shí)以光罩的倍數(shù)表示）以及鍵合間距。鍵合間距取決于所用鍵合類型以及制造商的能力。
倒裝芯片
雖然單芯片封裝并非本電子書(shū)的重點(diǎn)，但先進(jìn)的技術(shù)主要源自基本的倒裝芯片技術(shù)，因此了解該工藝將有助于理解其他技術(shù)。
如圖 17 所示，在焊料沉積到基板上后，將帶有焊球的芯片正面朝下放置在基板上。回流焊步驟熔化焊料以形成緊密的連接，之后去除焊劑。然后，底部填充填充芯片和封裝之間的任何間隙，以提高機(jī)械穩(wěn)定性。最后的固化步驟完成了整個(gè)過(guò)程。
圖 17：倒裝芯片封裝。凸塊芯片正面朝下放置在封裝基板上。焊料回流，底部填充以保證機(jī)械穩(wěn)定性，然后整個(gè)單元固化。
疊層封裝 (PoP)
3D 組裝的一種更簡(jiǎn)單的方法是將已封裝的芯片堆疊起來(lái)。這種方法通常在品牌名稱中帶有 PoP（即疊層封裝）。PoP 的一個(gè)具體應(yīng)用是將 DRAM 芯片放置在邏輯芯片上方。這是臺(tái)積電 (TSMC) 品牌 InFO 的一種版本。
圖 18：封裝外層封裝。如果頂部芯片不大于底部芯片，則可能需要使用 RDL。頂部芯片連接通過(guò)過(guò)孔到達(dá)電路板或底部芯片，必要時(shí)可使用 RDL 布線到適當(dāng)?shù)奈恢谩?/p>
晶圓上芯片 (CoW)
最早在封裝中連接芯片的方法之一是使用晶圓作為載體，在其上構(gòu)建 RDL，臺(tái)積電將這項(xiàng)技術(shù)稱為 CoW。以下兩個(gè)示例展示了兩種可能的組裝工藝方法。
第一種方法是在載體晶圓上構(gòu)建 RDL，然后將預(yù)先切割好的芯片（凸塊朝下）放置在載體上。在那里，它們可以被包覆成型，形成一個(gè)實(shí)際上重組的晶圓。此時(shí)，可以移除載體晶圓，創(chuàng)建球，并對(duì)晶圓進(jìn)行切割。
另一種方法是將芯片倒置放置在載體晶圓上，然后再進(jìn)行包覆成型。移除載體后，構(gòu)建RDL，形成球，最后將重組晶圓單片化。英特爾的Foveros工藝是另一種變體，旨在將兩個(gè)芯片（或一個(gè)芯片和一個(gè)有源中介層）面對(duì)面鍵合。底部芯片將朝上，因此它使用TSV連接到基板。
圖 19：晶圓上芯片工藝的兩種實(shí)現(xiàn)方式。在上方示例中，RDL 在放置芯片之前構(gòu)建；在另一個(gè)示例中，RDL 在放置芯片之后構(gòu)建。
圖 20：英特爾的 Foveros 工藝。它將芯片或小芯片面對(duì)面連接起來(lái)。
添加中介層
先前的方法僅添加了RDL來(lái)將信號(hào)路由到球。添加中介層可以提高布線靈活性。臺(tái)積電(TSMC)的一個(gè)著名示例CoWoS根據(jù)中介層的性質(zhì)有三種變體。CoWoS-S用于硅中介層；CoWoS-R實(shí)現(xiàn)有機(jī)RDL；而CoWoS-L采用小型芯片，其功能是提供布線。后者類似于硅橋，不同之處在于它還可以包括通向基板的通孔。
圖 21：帶基板的封裝。CoWoS-S 等工藝使用硅作為中介層；類似于 CoWoS-R 的工藝則采用有機(jī)中介層。CoWoS-L 方法包含一個(gè)類似于硅橋的互連芯片
無(wú)源器件、光學(xué)器件、
MEMS 器件及其他器件
本文迄今為止的重點(diǎn)是將多個(gè)硅片集成到一個(gè)封裝中。但其他器件也可以集成在一個(gè)封裝中，其中最常見(jiàn)的是無(wú)源器件。
無(wú)源器件包括電容器（最常見(jiàn)的，用于去耦以降低噪聲）、電阻器和電感器。電感器可能僅用于包含射頻 (RF) 功能的封裝中。電阻器不太常見(jiàn)，可用于信號(hào)終端。
現(xiàn)代電阻器和電容器尺寸極小，因此可以將其嵌入到有機(jī)中介層和基板中。Saras 等公司生產(chǎn)的電容器模塊可以將電容器網(wǎng)絡(luò)或電容器集合與單個(gè)器件集成，而無(wú)需使用數(shù)十或數(shù)百個(gè)單獨(dú)的電容器。
光學(xué)器件和 MEMS 器件通常安裝在中介層或基板的頂部?？梢圆捎门c另一個(gè)芯片相同的方式進(jìn)行安裝，但對(duì)準(zhǔn)可能更為關(guān)鍵。
光學(xué)元件通常在封裝中包含光纖端口。光纖與光接收器或發(fā)射器之間的過(guò)渡對(duì)于最大限度地減少光損耗至關(guān)重要，因此光纖進(jìn)入的角度至關(guān)重要。如果手動(dòng)逐根光纖地進(jìn)行組裝，組裝過(guò)程可能既慢又昂貴。使用連接器形成光纖陣列，并將其放入所謂的 V 型槽中可以簡(jiǎn)化流程。
一些 MEMS 元件也需要考慮對(duì)準(zhǔn)問(wèn)題。例如，早期的加速度計(jì)通常只處理一個(gè)維度，這意味著需要三個(gè)維度才能覆蓋所有三個(gè)自由度（x、y 和 z）。理想情況下，這三個(gè)維度需要仔細(xì)對(duì)準(zhǔn)，使其彼此精確成 90°。根據(jù)不同的器件，有些器件可能具有校準(zhǔn)微小方向誤差的能力。
現(xiàn)代加速度計(jì)（以及陀螺儀和磁力儀等其他導(dǎo)航裝置）將所有三個(gè)維度集成到一個(gè)芯片中，并通過(guò)設(shè)計(jì)來(lái)保證方向。這使得模具本身的方向不再是一個(gè)問(wèn)題。
圖 22：封裝基板中的嵌入式無(wú)源元件。這通常是在構(gòu)建過(guò)程中添加的電阻器或電容器
散熱考慮
封裝的功能之一是散發(fā)內(nèi)部芯片產(chǎn)生的熱量。鑒于廉價(jià)塑料封裝的普遍性（塑料封裝的熱導(dǎo)體性能不佳），這項(xiàng)任務(wù)并未給封裝設(shè)計(jì)帶來(lái)壓力。但隨著更多元器件的加入，以及部分元器件功率的提升，散熱變得至關(guān)重要。這是目前 HBM 面臨的一個(gè)問(wèn)題，而提升 HBM 容量所面臨的挑戰(zhàn)包括如何應(yīng)對(duì)更多需要散熱的問(wèn)題。
因此，封裝設(shè)計(jì)必然包含熱分析，以確定封裝是否能夠充分散熱且不留下任何熱點(diǎn)。現(xiàn)在必須對(duì)整個(gè)封裝（包括所有元器件）進(jìn)行熱分析，以確保芯片能夠保持在目標(biāo)功率范圍內(nèi)，從而達(dá)到規(guī)定的性能。
如果引線、中介層、橋接器、基板和模塑料不足以在各種工作條件下維持適當(dāng)?shù)臏囟?，那么封裝中可能需要包含僅起到散熱作用的元器件。
此類組件的示例包括散熱器、導(dǎo)熱片和熱導(dǎo)管。散熱器是固定在封裝頂部外部的金屬片（或任何導(dǎo)熱材料）。熱導(dǎo)管與散熱器類似，但嵌入在封裝中。導(dǎo)熱片可以平滑內(nèi)部熱點(diǎn)，將熱量從熱量較多的地方轉(zhuǎn)移到熱量較少的區(qū)域，從而幫助封裝散熱。
散熱器和導(dǎo)熱片連接到封裝上與引線相對(duì)的一側(cè)，而熱導(dǎo)管則使用連接球來(lái)散熱。雖然所有信號(hào)和連接球都會(huì)在發(fā)揮電氣功能的同時(shí)將部分熱量帶出封裝，但熱導(dǎo)管不具有電氣功能。它們的唯一作用是在封裝內(nèi)容物的高溫部分和 PCB 之間建立連接。
圖 23：熱緩解選項(xiàng)?？赡苄枰~外的惰性金屬結(jié)構(gòu)來(lái)提供足夠的散熱。選項(xiàng)包括但不限于散熱器、導(dǎo)熱片和熱管。
設(shè)計(jì)意義
先進(jìn)封裝挑戰(zhàn)了傳統(tǒng)的芯片及其封裝設(shè)計(jì)方式。這些流程過(guò)去通常涉及兩個(gè)獨(dú)立的團(tuán)隊(duì)：芯片設(shè)計(jì)師和封裝設(shè)計(jì)師。前者負(fù)責(zé)電子設(shè)計(jì)，而后者則更側(cè)重于外殼的機(jī)械設(shè)計(jì)。由于是兩個(gè)獨(dú)立的團(tuán)隊(duì)，芯片設(shè)計(jì)方案大部分都交給了封裝人員，最終芯片被封裝到封裝中。
對(duì)于先進(jìn)封裝而言，這種獨(dú)立的合作是遠(yuǎn)遠(yuǎn)不夠的。所有利益相關(guān)者都必須盡早參與規(guī)劃和設(shè)計(jì)優(yōu)化過(guò)程。封裝中共存的元器件來(lái)源廣泛，包括芯片設(shè)計(jì)師、中介層或其他基板設(shè)計(jì)師、封裝設(shè)計(jì)師，甚至包括特定封裝中現(xiàn)成器件（例如無(wú)源器件、MEMS、光學(xué)或其他電子芯片）的制造商。
圖 24：先進(jìn)封裝供應(yīng)鏈簡(jiǎn)化圖。一個(gè)或多個(gè)芯片在代工廠設(shè)計(jì)和制造。硅和玻璃中介層通常也需要代工廠。有機(jī)元件通常來(lái)自封裝廠。組裝時(shí)還可能包含其他組件。隨著先進(jìn)封裝的出現(xiàn)，代工廠和 OSAT 之間的界限正在變得模糊。
每個(gè)角色都有一組特定的任務(wù)要執(zhí)行。硅片設(shè)計(jì)師必須關(guān)注的事項(xiàng)包括：
滿足性能目標(biāo)
滿足功耗目標(biāo)
確定芯片組分區(qū)，以及各芯片應(yīng)并排布局還是堆疊布局
布局布線
硅通孔 (TSV) 布局
凸塊/微凸塊/柱狀元件布局
電源完整性
信號(hào)完整性
可靠性
機(jī)械完整性，包括熱性能、應(yīng)力和共面性
玻璃和硅中介層需要類似硅片的設(shè)計(jì)和制造，而有機(jī)中介層則需要與 PCB 設(shè)計(jì)團(tuán)隊(duì)類似的團(tuán)隊(duì)。無(wú)論中介層或橋接層采用何種類型，設(shè)計(jì)人員都必須注意以下幾點(diǎn)：
芯片和無(wú)源元件布局
凸塊布線
中介層 TSV（或更通俗地說(shuō)，中介層通孔，簡(jiǎn)稱 TIV）
機(jī)械完整性，包括熱性能、應(yīng)力和共面性
可靠性，尤其是電遷移和電壓降 (EMIR)
封裝設(shè)計(jì)人員必須在設(shè)計(jì)工作中納入以下幾點(diǎn)：
準(zhǔn)確的堆疊定義
物理和電氣約束驅(qū)動(dòng)的信號(hào)布線（芯片間和芯片間以及芯片間基板）
表面貼裝和嵌入式無(wú)源布局
電源和接地平面的生成與管理
裝配設(shè)計(jì)
可制造性設(shè)計(jì)（包括應(yīng)力）
測(cè)試設(shè)計(jì)
熱分析與管理
系統(tǒng)級(jí)電源
芯片間信號(hào)完整性（用于接口合規(guī)性）
封裝寄生參數(shù)提取
可靠性
圖 25：先進(jìn)封裝設(shè)計(jì)流程。所有組件必須并行驗(yàn)證，并在工具之間傳遞數(shù)據(jù)，以便整個(gè)系統(tǒng)能夠一起設(shè)計(jì)和優(yōu)化。
從性能最高的芯片到性能最低的電容器，每個(gè)封裝組件都會(huì)對(duì)性能、功耗和/或成本產(chǎn)生影響。優(yōu)化芯片、中介層、橋接器、基板和封裝需要所有設(shè)計(jì)人員的早期協(xié)作，從規(guī)劃階段開(kāi)始，并持續(xù)進(jìn)行。
硅片設(shè)計(jì)團(tuán)隊(duì)將創(chuàng)建主要的芯片或芯片集。該過(guò)程可能導(dǎo)致將單個(gè)芯片分割成多個(gè)。這些分割的芯片可以彼此相鄰放置，形成橫向通信的芯片集，也可以堆疊在一起，信號(hào)通過(guò)硅通孔 (TSV) 傳輸。
堆疊芯片可以在純芯片環(huán)境中一起仿真，但并排排列的芯片集必須通過(guò)基板進(jìn)行通信。該基板可能是封裝基板，但更可能是中介層。無(wú)論哪種情況，基板或中介層都會(huì)對(duì)性能和功耗產(chǎn)生影響。性能仿真必須考慮互連的影響。無(wú)源器件會(huì)影響信號(hào)和電源完整性。這些無(wú)源器件的信號(hào)布局和布線也會(huì)影響性能。
或許最關(guān)鍵的是，封裝中元件的排列必須能夠散發(fā)元件產(chǎn)生的熱量。工作結(jié)溫會(huì)影響允許的性能（例如最大時(shí)鐘速度），因此必須在硅片設(shè)計(jì)過(guò)程中加以考慮。
傳統(tǒng)流程可以被視為串行流程，即封裝設(shè)計(jì)先于芯片設(shè)計(jì)進(jìn)行，也可以被視為并行流程。但在后一種情況下，芯片和封裝這兩個(gè)設(shè)計(jì)直到最后才會(huì)結(jié)合在一起。相比之下，先進(jìn)封裝的流程不僅需要并行設(shè)計(jì)，還需要工具之間持續(xù)溝通，以便將決策對(duì)一個(gè)團(tuán)隊(duì)的影響傳達(dá)給其他團(tuán)隊(duì)。隨著時(shí)間的推移，隨著設(shè)計(jì)逐漸收斂，初始估算值將被模擬值所取代。
兩種截然不同的尺度
如果系統(tǒng)簽核直接涵蓋芯片、中介層和封裝的所有設(shè)計(jì)輸入，那將是最理想的。但硅片和封裝的尺寸相差三個(gè)數(shù)量級(jí)，硅片以納米為單位，而封裝以微米（或更大）為單位。僅使用一種工具在兩種尺度上進(jìn)行驗(yàn)證將極其耗時(shí)。更常見(jiàn)的情況是，芯片設(shè)計(jì)數(shù)據(jù)將由系統(tǒng)規(guī)劃工具提取并輸入到簽核引擎。這就是為什么上述封裝設(shè)計(jì)模塊直接輸入簽核模塊，而芯片設(shè)計(jì)模塊則不輸入的原因。
同時(shí)，芯片設(shè)計(jì)需要經(jīng)過(guò)獨(dú)立的簽核流程，最終流片。系統(tǒng)簽核工具缺乏必要的分辨率來(lái)驗(yàn)證芯片設(shè)計(jì)數(shù)據(jù)。
從“狂野西部”到標(biāo)準(zhǔn)化
先進(jìn)封裝為設(shè)計(jì)人員創(chuàng)造了海量選擇——如此之多，以至于每個(gè)項(xiàng)目的發(fā)展方式都可能與之前的項(xiàng)目有所不同。變量包括裸片數(shù)量、是否以及如何劃分和互連、裸片的放置位置、其他組件、中介層材料、是使用中介層、橋接器還是兩者結(jié)合，以及有助于解決散熱問(wèn)題的材料，這些只是顯而易見(jiàn)的幾個(gè)例子。
硅工藝也相當(dāng)復(fù)雜，工藝設(shè)計(jì)套件（PDK）早已作為一種方式，為電子設(shè)計(jì)自動(dòng)化 (EDA) 工具提供與特定工藝相關(guān)的眾多細(xì)節(jié)。先進(jìn)封裝目前還沒(méi)有這樣的標(biāo)準(zhǔn)格式，盡管正在努力建立組裝設(shè)計(jì)套件 (ADK)。由于它們必須考慮許多因素，因此它們將比 PDK 更復(fù)雜，包括：
技術(shù)文件，其中詳細(xì)說(shuō)明了各種細(xì)節(jié)，例如層的堆疊方式、所用材料及其屬性和厚度、任何物理或電氣布局約束（包括線路和空間尺寸）、特殊信號(hào)（例如差分對(duì)）以及驗(yàn)證設(shè)計(jì)所需的任何自定義設(shè)計(jì)規(guī)則檢查 (DRC)。
指定所有組件（包括芯片集、無(wú)源器件、中介層、過(guò)孔、芯片間布線和機(jī)械特性）的物理封裝和功率及熱行為模型的庫(kù)。
遵循給定拾放工具所需約束的裝配規(guī)則，包括器件間距、器件與其他元件或封裝邊緣之間的距離以及允許的最大堆疊高度。
信號(hào)必須遵守的任何電氣規(guī)范，包括互連和 I/O、眼圖模板、抖動(dòng)容限以及插入或回波損耗的庫(kù)。
制造規(guī)則，其中列出了基板、阻焊層、焊接和絲網(wǎng)印刷圖案的檢查。
隨著工藝變型的數(shù)量從眾多迎合特定項(xiàng)目的變型演變?yōu)樯贁?shù)幾個(gè)被廣泛接受的標(biāo)準(zhǔn)工藝，ADK 將成為進(jìn)一步自動(dòng)化的關(guān)鍵推動(dòng)因素，以確保滿足大量約束條件并確保設(shè)計(jì)能夠按預(yù)期運(yùn)行。
測(cè)試注意事項(xiàng)
在先進(jìn)封裝中測(cè)試芯片與測(cè)試封裝中的單個(gè)芯片基本相同，但后勤工作更加復(fù)雜。測(cè)試電路和標(biāo)準(zhǔn)都圍繞著一個(gè)目標(biāo)——使電路中的潛在缺陷可控且可觀察。如果無(wú)法控制某些節(jié)點(diǎn)，就無(wú)法對(duì)其進(jìn)行徹底測(cè)試。如果無(wú)法觀察結(jié)果，那么即使您設(shè)法進(jìn)行了測(cè)試，也無(wú)法看到結(jié)果，因此測(cè)試毫無(wú)意義。將多個(gè)芯片組合在一個(gè)封裝中會(huì)使可控性和可觀察性更加困難。
多年來(lái)，兩種互補(bǔ)的測(cè)試方法一直主導(dǎo)著半導(dǎo)體行業(yè)。第一種是 IEEE 1149.1，也稱為 JTAG（聯(lián)合測(cè)試行動(dòng)組——最初定義該標(biāo)準(zhǔn)的委員會(huì)）。第二個(gè)是所謂的“面向測(cè)試設(shè)計(jì)”。
JTAG 支持掃描測(cè)試，即將數(shù)據(jù)串行掃描到測(cè)試基礎(chǔ)設(shè)施中，應(yīng)用測(cè)試，然后掃描輸出結(jié)果。掃描數(shù)據(jù)的寄存器專用于測(cè)試，而寄存器的串行序列稱為掃描鏈。串行方法非常重要，因?yàn)樵跇?biāo)準(zhǔn)出現(xiàn)之初，可用于測(cè)試的引腳很少。實(shí)際上，JTAG 測(cè)試訪問(wèn)端口（或 TAP）僅包含四個(gè)引腳（可選擇第五個(gè)復(fù)位引腳）。
JTAG 最初用于測(cè)試 PC 板連接。通過(guò)將數(shù)據(jù)加載到芯片的每個(gè)引腳，可以在連接的芯片上檢測(cè)到結(jié)果，從而驗(yàn)證 PCB 連接的完整性。同樣的方法也可用于測(cè)試封裝基板上的芯片。
但考慮到封裝后測(cè)試芯片內(nèi)部結(jié)構(gòu)的需求，公司也在芯片內(nèi)部運(yùn)行了掃描鏈。事實(shí)上，當(dāng)時(shí)內(nèi)部測(cè)試可能比外部測(cè)試更為常見(jiàn)。
圖 26：基本的 JTAG 掃描鏈測(cè)試板連接。左側(cè)的寄存器加載數(shù)據(jù)，然后通過(guò)時(shí)鐘傳輸?shù)接覀?cè)，在右側(cè)捕獲數(shù)據(jù)并掃描輸出。在測(cè)試訪問(wèn)端口 (TAP) 上，為簡(jiǎn)單起見(jiàn)，僅顯示一個(gè)信號(hào)：左側(cè)為數(shù)據(jù)輸入信號(hào)，右側(cè)為數(shù)據(jù)輸出信號(hào)。
在測(cè)試早期，通過(guò)封裝引腳驅(qū)動(dòng)掃描鏈進(jìn)行內(nèi)部測(cè)試是可行的，當(dāng)時(shí)的目標(biāo)故障只是簡(jiǎn)單地停留在故障上。但隨著集成度的提高和新故障模型的引入，更高效的測(cè)試方法變得必要。這是可測(cè)試性設(shè)計(jì) (DFT) 的時(shí)代，它涉及自動(dòng)測(cè)試模式生成 (ATPG) 和壓縮。
EDA 公司開(kāi)發(fā)了一種技術(shù)，在設(shè)計(jì)時(shí)生成測(cè)試模式時(shí)，會(huì)獲取大量測(cè)試輸入數(shù)據(jù)并對(duì)其進(jìn)行壓縮，以加快測(cè)試時(shí)加載數(shù)據(jù)所需的時(shí)間。片上電路對(duì)測(cè)試輸入進(jìn)行解壓縮，并將其發(fā)送到專用測(cè)試網(wǎng)絡(luò)。結(jié)果并非掃描單個(gè)位，而是被壓縮成更小的簽名，然后掃描出來(lái)并與預(yù)期結(jié)果進(jìn)行比較。此類測(cè)試技術(shù)的日益普及，催生了對(duì)一種通用機(jī)制的需求，該機(jī)制能夠以類似于 JTAG 的方式設(shè)置、配置和控制測(cè)試電路。這催生了一項(xiàng)新標(biāo)準(zhǔn) IEEE 1687，非正式名稱為內(nèi)部 JTAG 或 IJTAG。
圖 27：內(nèi)部芯片測(cè)試。壓縮的測(cè)試刺激數(shù)據(jù)被掃描并解壓縮到測(cè)試網(wǎng)絡(luò)中。測(cè)試結(jié)果隨后被壓縮成小簽名并掃描出進(jìn)行驗(yàn)證。
圖 28：直流耦合線路與交流耦合線路。交流耦合線路上的電容器可消除連接中的直流電流，但需要信號(hào)轉(zhuǎn)換才能通過(guò)電容器
針對(duì)特殊情況的標(biāo)準(zhǔn)修改
兩種特殊情況需要對(duì)這兩個(gè)標(biāo)準(zhǔn)進(jìn)行修訂。JTAG 是一種靜態(tài)直流測(cè)試。因此，它無(wú)法測(cè)試交流耦合的信號(hào)。交流耦合允許高速信號(hào)進(jìn)行阻抗匹配，但驅(qū)動(dòng)器和線路之間以及線路和接收器之間都存在電容。直流耦合線路通過(guò)電壓電平進(jìn)行通信，而交流耦合線路則通過(guò)可以穿過(guò)電容的轉(zhuǎn)換進(jìn)行通信。其優(yōu)勢(shì)在于電流中沒(méi)有直流分量，并且能夠跨越電壓域。
IEEE 1149.6 提供了一種測(cè)試交流耦合信號(hào)的方法。它與 1149.1 互補(bǔ)，并且可以駐留在同一個(gè)掃描鏈上。
與此同時(shí)，內(nèi)部測(cè)試標(biāo)準(zhǔn)適用于數(shù)字邏輯，但不適用于模擬模塊。該標(biāo)準(zhǔn)正在增強(qiáng)，以處理模擬電路。目前稱為 IEEE P1687.2（P 表示工作正在進(jìn)行中），它將是對(duì) IEEE 1687 的補(bǔ)充。它允許將關(guān)鍵參數(shù)的結(jié)果與參考值進(jìn)行比較后進(jìn)行數(shù)字化。每個(gè)模擬子模塊（本質(zhì)上是某些模擬功能）可以擁有自己關(guān)聯(lián)的測(cè)試模塊，或者一個(gè)測(cè)試模塊可以處理多個(gè)子模塊，復(fù)用模擬信號(hào)和參考值。
一些常規(guī)電路（例如存儲(chǔ)器）可以配備內(nèi)部運(yùn)行測(cè)試的電路，而無(wú)需外部測(cè)試刺激。這種電路被稱為內(nèi)置自測(cè)試 (BIST)，可以簡(jiǎn)化其余的測(cè)試電路。此類 BIST 電路仍可通過(guò)外部 JTAG 控制，制造測(cè)試也由此進(jìn)行。但它們對(duì)于需要偶爾進(jìn)行現(xiàn)場(chǎng)測(cè)試的系統(tǒng)（例如車載系統(tǒng)）尤其有用，因?yàn)檫@些系統(tǒng)由內(nèi)部 JTAG 控制器而非外部 JTAG 引腳運(yùn)行。
為高級(jí)封裝生成測(cè)試所需的最終功能是能夠?qū)蝹€(gè)芯片和其他組件測(cè)試組合成單個(gè)統(tǒng)一掃描鏈的軟件。
圖 30 展示了單個(gè)封裝中雙芯片加 HBM 組合的示例。HBM 堆棧可以使用內(nèi)存 BIST (MBIST) 和掃描測(cè)試。其他芯片可以使用 IEEE 1687（或 1687.2）測(cè)試其內(nèi)部結(jié)構(gòu)。
理論上，整個(gè)子系統(tǒng)可以通過(guò)單個(gè) TAP 進(jìn)行測(cè)試，但可以使用其他 TAP 進(jìn)行并行測(cè)試。對(duì)于后一種情況，另一項(xiàng)標(biāo)準(zhǔn) IEEE 1838 規(guī)定了多個(gè)控制器的配置和互連方式，并確定了主 TAP（PTAP）和次 TAP（STAP）。IEEE 1838 專門(mén)針對(duì)堆疊式芯片，每個(gè)芯片都有自己的控制器，但只能通過(guò)底部芯片訪問(wèn)，而 TSV（通常）可以訪問(wèn)上層芯片。
由于 IEEE 1149.1 已被廣泛采用，并處理了其他標(biāo)準(zhǔn)涵蓋的情況，許多其他與測(cè)試相關(guān)的標(biāo)準(zhǔn)已被停用。這些標(biāo)準(zhǔn)包括用于混合信號(hào)的 1149.4、用于可編程芯片在系統(tǒng)編程的 IEEE 1532 以及針對(duì)缺乏 TAP 的內(nèi)存芯片的 IEEE 1581。
圖 29：一組模擬測(cè)試示例。測(cè)試塊可安裝在掃描鏈上，但它們包含信號(hào)值與參考值的比較。具體測(cè)試高度依賴于正在執(zhí)行的模擬功能。一個(gè)測(cè)試塊可以對(duì)多個(gè)功能進(jìn)行多路復(fù)用測(cè)試，或者每個(gè)功能可以有自己的測(cè)試塊。
圖 30：包含兩個(gè)芯片和一個(gè) HBM 堆棧的示例封裝。每個(gè)芯片包含兩個(gè)數(shù)字模塊和一個(gè)模擬模塊。數(shù)字模塊通過(guò) IEEE 1687 進(jìn)行測(cè)試；模擬模塊通過(guò)未來(lái)的 IEEE 1687 .2 進(jìn)行測(cè)試。HBM 堆棧的邏輯可以通過(guò) JTAG 進(jìn)行測(cè)試，并使用 MBIST 測(cè)試存儲(chǔ)單元。
可靠性
先進(jìn)封裝與標(biāo)準(zhǔn)封裝一樣，在可靠性方面也存在一些基本問(wèn)題，但新材料和共封裝元件數(shù)量的增加使這些問(wèn)題更加突出。最大的問(wèn)題涉及三個(gè)方面——共面性、電遷移和熱機(jī)械效應(yīng)。
對(duì)于任何具有大量連接的芯片來(lái)說(shuō)，共面性始終至關(guān)重要，例如BGA封裝。如果芯片與其所安裝的基板或中介層不共面，則某些焊球可能無(wú)法接觸。這種情況會(huì)導(dǎo)致測(cè)試失敗，并且器件無(wú)法交付給客戶。但如果共面性差異不大，焊球可能會(huì)在某些焊盤(pán)上形成不良連接——這些連接在機(jī)械沖擊或過(guò)多的熱循環(huán)后可能會(huì)松動(dòng)。
對(duì)于具有多層結(jié)構(gòu)的元件（例如基板或中介層），翹曲是一個(gè)尤其令人擔(dān)憂的問(wèn)題。不同層的材料會(huì)產(chǎn)生內(nèi)應(yīng)力，從而導(dǎo)致彎曲，因此這些應(yīng)用的材料在選擇時(shí)必須確保尺寸穩(wěn)定性。
電遷移長(zhǎng)期以來(lái)一直是一個(gè)令人擔(dān)憂的問(wèn)題，尤其是在硅片上。它與電流密度有關(guān)，大電流實(shí)際上會(huì)推動(dòng)金屬原子移動(dòng)。由于硅芯片的金屬線比PCB更細(xì)，因此它們的電流密度往往更高，也更容易發(fā)生遷移。
然而，電遷移可能發(fā)生在任何電流密度過(guò)高的地方，而不僅僅是芯片上。使用中介層和減小凸塊尺寸的目的在于實(shí)現(xiàn)比PCB更高的互連密度。更細(xì)的線路意味著電遷移將比標(biāo)準(zhǔn)PCB更嚴(yán)重。分析工具對(duì)于識(shí)別高電流密度的走線非常重要，這樣可以在生產(chǎn)前修復(fù)它們。
熱考慮包括兩個(gè)重要方面。首先是移除芯片內(nèi)部產(chǎn)生的熱量的能力。由于芯片內(nèi)部有多個(gè)元件，因此產(chǎn)生的熱量可能比單獨(dú)封裝時(shí)更高。如果熱量不能充分散發(fā)，結(jié)溫就會(huì)過(guò)高，芯片將無(wú)法正常工作。
長(zhǎng)期來(lái)看，需要關(guān)注的是反復(fù)加熱和冷卻循環(huán)對(duì)組件的影響。隨著器件升溫，不同元件的膨脹速率會(huì)根據(jù)其熱膨脹系數(shù) (CTE) 而有所不同。例如，如果處理不當(dāng)，連接到芯片的焊球的膨脹量可能與其連接的基板和焊盤(pán)不同，這可能會(huì)導(dǎo)致連接斷開(kāi)——尤其是在多次循環(huán)之后。
此類問(wèn)題的風(fēng)險(xiǎn)完全取決于所使用的材料。如果將硅芯片安裝在硅中介層上，則風(fēng)險(xiǎn)較低，因?yàn)閮蓚€(gè)元件都是硅。但將同一個(gè)芯片鍵合到有機(jī)中介層上，情況可能會(huì)有所不同。材料和物理布局的選擇應(yīng)盡量減少此類 CTE 失配的影響，并使用一些柔性材料來(lái)幫助消散此類失配引起的應(yīng)力。
盡管當(dāng)今商業(yè)化生產(chǎn)中的裝配流程已盡可能地解決了這些問(wèn)題，但此類裝配仍處于起步階段。因此，設(shè)計(jì)人員不能假設(shè)所有材料都完全平整，封裝內(nèi)的金屬線能夠承受電流，并且整個(gè)裝配能夠在溫度循環(huán)的整個(gè)生命周期內(nèi)保持穩(wěn)定。在流片或確定封裝配置之前，進(jìn)行芯片和封裝分析至關(guān)重要，以避免將來(lái)可能出現(xiàn)的返工。
圖 31：當(dāng)一個(gè)表面的翹曲程度超過(guò)與其粘合的表面時(shí)，會(huì)導(dǎo)致共面性問(wèn)題。如果偏差過(guò)大，連接會(huì)直接失效，應(yīng)該在測(cè)試時(shí)發(fā)現(xiàn)。但如果形成的是不良焊點(diǎn)，則可能要到現(xiàn)場(chǎng)才會(huì)失效。
安全性
任何電子系統(tǒng)的討論，如果不考慮安全性，都是不完整的。在半導(dǎo)體領(lǐng)域，安全性主要涉及單片芯片，尤其是片上系統(tǒng) (SoC)，因?yàn)樵S多有價(jià)值的活動(dòng)都發(fā)生在單片硅片上。人們投入了大量精力來(lái)保護(hù)芯片以及板上芯片之間的通信。它們的安全性不僅包括防范黑客攻擊，還包括防范供應(yīng)鏈威脅，這些威脅可能會(huì)增加黑客攻擊的脆弱性，或者在系統(tǒng)制造商無(wú)意中購(gòu)買假冒組件時(shí)，造成經(jīng)濟(jì)損失。
先進(jìn)的封裝包含此類芯片以及其他組件——無(wú)論是硅片還是其他組件。芯片可能受到保護(hù)，但如果不進(jìn)行額外的思考，就無(wú)法制定統(tǒng)一的安全措施來(lái)保護(hù)整個(gè)封裝內(nèi)容。芯片保護(hù)措施已有詳盡的記錄，但針對(duì)先進(jìn)封裝的其他考慮因素尚不清楚。
評(píng)估漏洞的一個(gè)重要概念是攻擊者對(duì)其所探測(cè)技術(shù)的了解程度。隨機(jī)黑客如果只能接觸物理封裝，根本無(wú)法得知芯片內(nèi)部情況，因此必須通過(guò)猜謎游戲才能攻破。這樣的黑客目標(biāo)就像一個(gè)黑匣子。另一方面，攻擊者是供應(yīng)鏈中的一員，因此可以訪問(wèn)設(shè)計(jì)信息，無(wú)論是 RTL（硬件設(shè)計(jì)規(guī)范）還是 GDSII（物理掩模數(shù)據(jù)）。雖然這需要大量的工作和復(fù)雜的工具，但從這些信息中可以了解到很多信息，這使得黑客攻擊不再只是猜測(cè)，而是一次有針對(duì)性的攻擊。對(duì)這類黑客來(lái)說(shuō)，芯片就是一個(gè)白匣子。
考慮到先進(jìn)封裝中元件的數(shù)量，黑客可能掌握某些元件的更多信息，從而形成黑匣子/白匣子混合的情況。但封裝中不僅僅包含芯片。除了有源元件外，基板、中介層、橋接器和無(wú)源元件都必須考慮在內(nèi)。
高級(jí)封裝漏洞
高級(jí)封裝與 SoC 存在相同的漏洞，但具體的漏洞點(diǎn)及其影響有所不同。兩個(gè)重要的考慮因素有助于確定特定攻擊類型的性質(zhì)。首先，它是破壞性的，還是可能（或必須）在系統(tǒng)運(yùn)行時(shí)發(fā)生？其次，攻擊發(fā)生在制造和分銷的某個(gè)階段，還是在部署后的現(xiàn)場(chǎng)發(fā)生？
2.5D 和 3D 配置的考慮因素有所不同。通常，多芯片堆疊的探測(cè)和逆向工程難度更大——尤其是在 HBM 等情況下，堆疊由大小相同的芯片組成。隨著 3D 連接發(fā)展為混合鍵合，這實(shí)際上會(huì)導(dǎo)致兩個(gè)芯片上的氧化物和銅結(jié)合在一起，逆向工程將變得更加困難，因?yàn)榍碎_(kāi)芯片的難度更大，而且這種技術(shù)允許更細(xì)的間距和更小的焊盤(pán)。 2.5D 布局會(huì)暴露更多信號(hào)，因此以下大多數(shù)問(wèn)題都與 2.5D 有關(guān)。
以下列出了不同類別的威脅及其如何應(yīng)用于高級(jí)軟件包。攻擊特征分別表示為 D（破壞性）、N（非破壞性）、S（供應(yīng)鏈）、F（現(xiàn)場(chǎng)）、W（白盒）或 B（黑盒）。
· 信息泄露 (N, F, W/B)
盡管單個(gè)芯片可能受到嚴(yán)密保護(hù)，但它們?nèi)詴?huì)通過(guò)中介層、橋接器、重分布層和基板相互通信并與外界進(jìn)行通信。任何能夠巧妙地打開(kāi)封裝而不損壞芯片的人都可以探測(cè)芯片間的連接以獲取信息。如果產(chǎn)品在某個(gè)階段可以通電，供應(yīng)鏈中的攻擊者可能能夠在封裝之前就做到這一點(diǎn)。后一種情況發(fā)生的可能性較小，而且更容易通過(guò)控制組裝和測(cè)試流程來(lái)消除此類機(jī)會(huì)。如果系統(tǒng)是白盒系統(tǒng)，攻擊顯然更容易。
· 控制篡奪 (N, F, W)
前一種攻擊僅僅會(huì)泄露信息。這種攻擊允許攻擊者通過(guò)訪問(wèn)內(nèi)部資源（例如寄存器和內(nèi)存）并污染它們以重新利用系統(tǒng)來(lái)控制系統(tǒng)。這很可能是白盒攻擊，盡管處理器架構(gòu)等必要信息可以在行業(yè)出版物中找到，這意味著攻擊不一定非得由內(nèi)部人員執(zhí)行。它需要訪問(wèn)信號(hào)并了解如何應(yīng)用這些信號(hào)，盡管一些猜測(cè)可能會(huì)確定尚未公開(kāi)的更精細(xì)的細(xì)節(jié)。
· 故障注入 (N、F、B)
此類攻擊通常通過(guò)干擾電源來(lái)工作，試圖將一個(gè)或多個(gè)芯片置于非法狀態(tài)，從而可能泄露信息或允許控制更改。后者只有在更改后系統(tǒng)無(wú)需電源循環(huán)（這可能會(huì)撤消控制更改）即可恢復(fù)到合法狀態(tài)的情況下才有效。如果封裝中的有源芯片能夠很好地抵御故障注入攻擊，那么封裝很可能也會(huì)受到保護(hù)，因?yàn)楦郊咏M件很可能是無(wú)源的。
· 旁道攻擊（N、F、B）
兩種最典型的旁道攻擊類型涉及對(duì)電源噪聲或電磁輻射（EMI，其中 I 代表干擾）的分析。兩者都可用于提取信息（因此也是一種信息泄露形式），最常見(jiàn)的目標(biāo)是加密和解密過(guò)程中的加密密鑰。如果此類密鑰對(duì)于每個(gè)設(shè)備都是唯一的（理應(yīng)如此），則分析必須是非破壞性的，因?yàn)槊荑€只能在該設(shè)備上運(yùn)行。這些攻擊需要進(jìn)行大量的單獨(dú)攻擊，才能收集到統(tǒng)計(jì)推斷密鑰值所需的數(shù)據(jù)量，這很可能借助人工智能。
· 逆向工程（D、F、W/B）
雖然一定程度的逆向工程可以非破壞性地完成，但徹底的分析需要仔細(xì)解構(gòu)封裝及其組件。除了芯片之外，互連是最可能的目標(biāo)。這意味著中介層、橋接器和基板。目標(biāo)技術(shù)越先進(jìn)，解構(gòu)封裝和分析其揭示內(nèi)容所需的設(shè)備就越昂貴。分層堆疊結(jié)構(gòu)可以揭示封裝組件的互連方式。
· 特洛伊木馬 (N, S)
供應(yīng)鏈攻擊包括在各個(gè)設(shè)計(jì)階段插入特洛伊木馬。一個(gè)特定的芯片可能包含此類電路，要么是由設(shè)計(jì)團(tuán)隊(duì)的攻擊者秘密設(shè)計(jì)到芯片中的，要么是該芯片可能繼承了購(gòu)買用于芯片的 IP 中的此類漏洞。封裝級(jí)互連基礎(chǔ)設(shè)施（尤其是由硅片構(gòu)建的）理論上可以容納有源組件，但典型的制造工藝并不包括所需的光刻和沉積工藝。更有可能的是將本應(yīng)保留在芯片內(nèi)部的信號(hào)添加到外部，或者在組件之間重新路由信號(hào)。
· 偽造 (N, S)
供應(yīng)鏈中存在不同的偽造機(jī)會(huì)。在一種情況下，合法單元可能通過(guò)過(guò)度建造等技術(shù)被轉(zhuǎn)移。這些設(shè)備將正常運(yùn)行。其影響是經(jīng)濟(jì)的，收益將流向造假者。在其他情況下，故障或邊緣設(shè)備可能會(huì)被轉(zhuǎn)移和出售，在這種情況下，購(gòu)買者可能會(huì)買到劣質(zhì)材料。最后，基于逆向工程制造假冒設(shè)備的嘗試可能會(huì)生產(chǎn)出正常工作的設(shè)備，這只會(huì)帶來(lái)經(jīng)濟(jì)影響，或者如果制造和測(cè)試馬虎，或者逆向工程工作只是部分成功，則這些設(shè)備可能不可靠。
攻擊緩解措施
除了針對(duì)芯片組現(xiàn)有的緩解措施外，保護(hù)封裝組件的三個(gè)主要方面是中介層、總體流量和側(cè)信道漏洞。
熱門(mén)跟貼