AMD正式宣布，代號(hào)為Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成為業(yè)界首款完成流片（tape out），并采用臺(tái)積電先進(jìn)2nm（N2）制程技術(shù)的高效能運(yùn)算（HPC）產(chǎn)品。
據(jù)悉，AMD董事長(zhǎng)兼CEO蘇姿豐近日造訪中國(guó)臺(tái)灣，于14日拜訪最大合作伙伴臺(tái)積電。現(xiàn)場(chǎng)，蘇姿豐與臺(tái)積電董事長(zhǎng)兼總裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。
AMD表示，Venice預(yù)計(jì)將在2026年如期上市，有望早于傳統(tǒng)使用臺(tái)積電最新節(jié)點(diǎn)用戶(hù)的蘋(píng)果。
據(jù)悉，第六代EPYC Venice預(yù)計(jì)將基于Zen 6 架構(gòu)，采用臺(tái)積電最新的N2（2nm 級(jí)）制造工藝打造。
有關(guān)Venice處理器的規(guī)格和CCD的細(xì)節(jié)，目前一概欠奉。但既然該芯片已經(jīng)流片并啟動(dòng)，這意味著CCD已成功啟動(dòng)并通過(guò)基本功能測(cè)試和驗(yàn)證。
蘇姿豐表示：“多年來(lái)，臺(tái)積電一直是AMD重要的合作伙伴，我們與臺(tái)積電的研發(fā)和制造團(tuán)隊(duì)進(jìn)行了深入合作，使AMD能夠始終如一地提供領(lǐng)先的產(chǎn)品，突破高性能計(jì)算的極限。 作為臺(tái)積電N2制程以及臺(tái)積電亞利桑那州晶圓21廠的首位HPC客戶(hù)，充分展現(xiàn)了我們?nèi)绾尉o密合作，共同推動(dòng)創(chuàng)新并提供先進(jìn)技術(shù)，為未來(lái)運(yùn)算注入動(dòng)能?！?/p>
臺(tái)積電的N2制程是首個(gè)依賴(lài)全環(huán)繞柵極 （GAA） 納米片晶體管的工藝技術(shù)。恒定電壓下可將功耗降低 24%、35%，性能提高15%，同時(shí)與上一代 N3（3nm級(jí)）相比，晶體管密度提高1.15倍。
AMD宣布上消息之前，Intel基于其18A工藝打造的下一代至強(qiáng)Clearwater Forest處理器（將與臺(tái)積電的N2競(jìng)爭(zhēng)）已推遲到明年上半年發(fā)布。
另外，AMD宣布，第五代AMD EPYC CPU（現(xiàn)款）已在亞利桑那州鳳凰城附近的Fab 21工廠成功啟用和驗(yàn)，未來(lái)可以在美國(guó)生產(chǎn)。
熱門(mén)跟貼