北京大學(xué)團(tuán)隊(duì)研發(fā)出全球首款二維GAAFET晶體管，以鉍材料突破接觸電阻量子極限，開啟后摩爾時(shí)代。這項(xiàng)成果在《自然》發(fā)表，實(shí)測(cè)性能超越國(guó)際巨頭，二維堆疊技術(shù)使中國(guó)半導(dǎo)體站上1納米制程競(jìng)爭(zhēng)最前沿。
近年來(lái)，隨著半導(dǎo)體行業(yè)的不斷發(fā)展，摩爾定律逐漸失效，使得人們?cè)絹?lái)越難以改進(jìn)芯片制造工藝。許多人認(rèn)為全環(huán)繞柵極（GAA）架構(gòu)工藝推動(dòng)了芯片工藝的發(fā)展。
后摩爾定律時(shí)期，AI芯片又如何發(fā)展？
01
如何走向GAAFET
在GAA之前，半導(dǎo)體制造工藝主要經(jīng)歷了兩個(gè)重要時(shí)期：平面場(chǎng)效應(yīng)晶體管（PlanarFET）和鰭式場(chǎng)效應(yīng)晶體管（FinFET）。20世紀(jì)50年代末，貝爾實(shí)驗(yàn)室開發(fā)了MOS管，正式宣告計(jì)算機(jī)中電子管時(shí)代的終結(jié)。隨后的50年里，人們努力將平面場(chǎng)效應(yīng)晶體管工藝改進(jìn)至20納米，但發(fā)現(xiàn)突破20納米工藝瓶頸十分困難。2000年，加州大學(xué)伯克利分校的胡晨明教授引入了一種新的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，稱為FinFET。顧名思義，其結(jié)構(gòu)類似鰭。FinFET在芯片制造過程中突破了20納米的關(guān)鍵工藝節(jié)點(diǎn)，并在近年來(lái)將芯片工藝發(fā)展到了5納米以下。然而，目前的FinFET工藝只能發(fā)展到2納米，仍處于研發(fā)階段。大多數(shù)人對(duì)將FinFET工藝提升至2納米以下并不樂觀。因此，另一種高性能結(jié)構(gòu)GAAFET應(yīng)運(yùn)而生，被認(rèn)為可以取代FinFET并延續(xù)摩爾定律。
與傳統(tǒng)的FinFET相比，后者僅覆蓋通道的三面，而GAAFET的情況下，以納米線通道設(shè)計(jì)為例，整個(gè)通道輪廓完全被柵極覆蓋，表明柵極對(duì)通道的控制更為出色。
2022年，三星首次采用 GAA 技術(shù)突破了鰭式場(chǎng)效應(yīng)晶體管 (FinFET) 的性能限制，通過降低電源電壓水平來(lái)提高功率效率，同時(shí)通過增加驅(qū)動(dòng)電流能力來(lái)增強(qiáng)性能。三星正在率先將納米片晶體管應(yīng)用于高性能、低功耗計(jì)算應(yīng)用的半導(dǎo)體芯片，并計(jì)劃將其擴(kuò)展到移動(dòng)處理器。三星電子總裁兼晶圓代工業(yè)務(wù)負(fù)責(zé)人崔時(shí)永博士表示：“隨著我們不斷展現(xiàn)在下一代技術(shù)應(yīng)用于制造業(yè)方面的領(lǐng)導(dǎo)地位，例如晶圓代工行業(yè)首款高 K 金屬柵極 (High-K Metal Gate)、鰭式場(chǎng)效應(yīng)晶體管 (FinFET) 以及極紫外光 (EUV) 技術(shù)，三星實(shí)現(xiàn)了快速發(fā)展。我們力求憑借全球首款采用 MBCFET 的 3 納米工藝，繼續(xù)保持這一領(lǐng)先地位。我們將繼續(xù)在競(jìng)爭(zhēng)性技術(shù)開發(fā)方面積極創(chuàng)新，并建立有助于加快技術(shù)成熟的流程?！?/p>
三星的專有技術(shù)利用具有更寬通道的納米片，與使用具有更窄通道的納米線的 GAA 技術(shù)相比，可實(shí)現(xiàn)更高的性能和更高的能源效率。利用 3nm GAA 技術(shù)，三星將能夠調(diào)整納米片的通道寬度，以優(yōu)化功耗和性能，滿足各種客戶需求。此外，GAA 的設(shè)計(jì)靈活性對(duì)于設(shè)計(jì)技術(shù)協(xié)同優(yōu)化 (DTCO) 非常有利，有助于提升功率、性能、面積 (PPA) 優(yōu)勢(shì)。與 5nm 工藝相比，第一代 3nm 工藝可將功耗降低高達(dá) 45%，性能提高 23%，面積減少 16%，而第二代 3nm 工藝則可將功耗降低高達(dá) 50%，性能提高 30%，面積減少 35%。
02
相對(duì)于FinFET的優(yōu)勢(shì)
1. 柵極控制與功耗特性
GAAFET通過三維環(huán)繞柵極結(jié)構(gòu)（Gate-All-Around）實(shí)現(xiàn)了溝道控制能力的質(zhì)的飛躍。相較于FinFET的二維接觸，GAAFET柵極對(duì)溝道的靜電控制顯著增強(qiáng)，從而有效降低漏電流，使整體功耗優(yōu)于FinFET。
2. 交流頻率性能對(duì)比
在交流頻率表現(xiàn)上，納米片（NS）GAAFET的設(shè)計(jì)參數(shù)對(duì)其性能起決定性作用；
更寬且更薄的納米片通過優(yōu)化有效電流與電容的平衡，性能超越FinFET；
傳統(tǒng)方形納米線（NW）GAAFET因載流子遷移率受限，頻率響應(yīng)弱于FinFET。
3. 器件面積優(yōu)化潛力
NS GAAFET通過堆疊更寬、更薄的納米片結(jié)構(gòu)，在相同Weff下可實(shí)現(xiàn)比FinFET更緊湊的器件布局；
單層納米片GAAFET在固定堆疊間距下，面積效率高于雙層結(jié)構(gòu)；
通過三維堆疊設(shè)計(jì)，NS GAAFET可進(jìn)一步突破FinFET的面積限制，為高密度集成提供更大潛力。
另外，GAAFET還有可擴(kuò)展性優(yōu)勢(shì)：熱管理與電子遷移特性
1. 熱效應(yīng)抑制能力
GAAFET的低功耗運(yùn)行特性使其在大多數(shù)工作場(chǎng)景下發(fā)熱量顯著低于傳統(tǒng)FinFET。其全環(huán)繞柵極（GAA）結(jié)構(gòu)不僅增強(qiáng)了柵極控制能力，還優(yōu)化了散熱路徑，有效降低了器件內(nèi)部的熱積累，從而提升了抗熱效應(yīng)能力，確保高性能下的穩(wěn)定性。
2. 電子遷移抗性優(yōu)化
GAAFET的三維柵極包裹溝道設(shè)計(jì)大幅增強(qiáng)了載流子控制能力：通過抑制漏電流，顯著降低電子遷移（Electromigration）風(fēng)險(xiǎn)；
在相同制程節(jié)點(diǎn)下，相較于FinFET，GAAFET的電子遷移率更低，進(jìn)一步減少功耗損失，延長(zhǎng)器件壽命。
3. 綜合可擴(kuò)展性優(yōu)勢(shì)
得益于上述特性，GAAFET在功耗、頻率、面積、熱管理及可靠性方面均展現(xiàn)出優(yōu)異的可擴(kuò)展性（Scalability），使其成為先進(jìn)制程（如3nm及以下）的關(guān)鍵技術(shù)路徑。
GAAFET將是未來(lái)幾年半導(dǎo)體行業(yè)的絕對(duì)領(lǐng)先技術(shù)但其發(fā)展仍面臨諸多挑戰(zhàn)。 這種新一代晶體管在低工藝節(jié)點(diǎn)上具有顯著優(yōu)勢(shì)，然而其復(fù)雜的立體結(jié)構(gòu)、嚴(yán)苛的材料要求以及與現(xiàn)有技術(shù)平臺(tái)的不兼容性，導(dǎo)致研發(fā)進(jìn)程異常緩慢。目前全球僅有臺(tái)積電（TSMC）和三星兩家巨頭具備量產(chǎn)能力，凸顯了該技術(shù)的高門檻特性。
當(dāng)前GAAFET領(lǐng)域的競(jìng)爭(zhēng)格局暗流涌動(dòng)。 在高端芯片需求持續(xù)爆發(fā)的背景下，蘋果、英特爾等科技巨頭對(duì)先進(jìn)制程的渴求與日俱增。臺(tái)積電與三星的技術(shù)角力已進(jìn)入白熱化階段，任何一方若能在良率或性能上取得突破，都將重塑全球芯片供應(yīng)格局。這種競(jìng)爭(zhēng)不僅關(guān)乎企業(yè)利益，更將決定各國(guó)在下一代半導(dǎo)體技術(shù)中的話語(yǔ)權(quán)。
然而，GAAFET的產(chǎn)業(yè)化之路依然任重道遠(yuǎn)。 要實(shí)現(xiàn)穩(wěn)定量產(chǎn)，需要跨越包括極紫外光刻（EUV）設(shè)備升級(jí)、設(shè)計(jì)工具鏈重構(gòu)、材料體系革新在內(nèi)的多重技術(shù)鴻溝。這些挑戰(zhàn)既需要數(shù)百億美元的持續(xù)投入，更有賴于整個(gè)產(chǎn)業(yè)生態(tài)的協(xié)同創(chuàng)新。從實(shí)驗(yàn)室突破到規(guī)?；a(chǎn)，GAAFET技術(shù)仍需經(jīng)歷漫長(zhǎng)的優(yōu)化過程。唯有通過全產(chǎn)業(yè)鏈的通力合作，才能最終實(shí)現(xiàn)高性能、高良率與成本控制的平衡，為后摩爾時(shí)代的信息技術(shù)發(fā)展奠定堅(jiān)實(shí)基礎(chǔ)。
03
一葉知秋：后摩爾時(shí)代的AI芯片
從GAAFET的火熱可以反映出后摩爾時(shí)代AI芯片的發(fā)展特征。
在后摩爾定律時(shí)代，受傳統(tǒng)晶體管微縮限制的影響，AI芯片開發(fā)正經(jīng)歷重大變革。隨著AI工作負(fù)載日益復(fù)雜且數(shù)據(jù)密集，新的設(shè)計(jì)范式應(yīng)運(yùn)而生，旨在維持性能提升和效率提升，而非僅僅依賴提高晶體管密度。
AI 硬件不再依賴“一刀切”的方案，而是不斷發(fā)展，除了通用 CPU 之外，還包含專用處理單元（GPU、TPU 和 NPU）。這種方法使 AI 系統(tǒng)能夠?qū)⑻囟ㄈ蝿?wù)分配給最合適的硬件，從而優(yōu)化機(jī)器學(xué)習(xí)推理、訓(xùn)練和邊緣計(jì)算的性能。針對(duì)自然語(yǔ)言處理或計(jì)算機(jī)視覺等任務(wù)量身定制的領(lǐng)域特定架構(gòu)，也能通過降低計(jì)算開銷和延遲來(lái)提高效率。
將人工智能算法直接集成到硬件中是另一個(gè)關(guān)鍵轉(zhuǎn)變。傳統(tǒng)上，人工智能模型依靠軟件優(yōu)化來(lái)實(shí)現(xiàn)性能提升，但深度學(xué)習(xí)模型日益復(fù)雜，要求硬件和軟件之間更緊密地集成。如今，人工智能加速器內(nèi)置了對(duì)神經(jīng)網(wǎng)絡(luò)運(yùn)算的支持，無(wú)需進(jìn)行大量的軟件調(diào)優(yōu)，即可實(shí)現(xiàn)更快、更高效的處理。這一趨勢(shì)在邊緣人工智能設(shè)備中尤為明顯，因?yàn)樵谶@些設(shè)備上，能效和實(shí)時(shí)推理能力至關(guān)重要。
人工智能芯片開發(fā)的未來(lái)將依賴于相互補(bǔ)充的多種計(jì)算框架。同時(shí)，熱力學(xué)計(jì)算為隨機(jī)計(jì)算提供了實(shí)用性，而光子計(jì)算則為增加通信帶寬提供了短期解決方案。它們?cè)谖磥?lái)的異構(gòu)計(jì)算系統(tǒng)中都可能占有一席之地。可逆計(jì)算、熱力學(xué)模型和光子解決方案等新興范式可能會(huì)在此類系統(tǒng)中共存，以應(yīng)對(duì)不同的人工智能工作負(fù)載。
量子計(jì)算和神經(jīng)形態(tài)計(jì)算等新興技術(shù)或?qū)⒅厮苋斯ぶ悄苄酒陌l(fā)展。量子計(jì)算有望以比現(xiàn)有系統(tǒng)更快的速度解決復(fù)雜問題，而神經(jīng)形態(tài)芯片則模擬人腦的工作方式，以更低的能耗提供卓越的人工智能性能。雖然它們都還無(wú)法取代現(xiàn)有的人工智能硬件，但目前正在對(duì)其進(jìn)行深入研究，并可能引領(lǐng)未來(lái)的突破。
隨著晶體管規(guī)?？s小帶來(lái)的收益遞減，光子計(jì)算和量子計(jì)算等新興技術(shù)正在為人工智能硬件打開新的大門。
隨著人工智能芯片開發(fā)超越摩爾定律的傳統(tǒng)模式，行業(yè)正面臨一場(chǎng)巨變，其進(jìn)展取決于晶體管密度以外的其他因素。專用架構(gòu)、異構(gòu)計(jì)算和 3D 芯片堆疊方面的創(chuàng)新正在推動(dòng)性能提升，而能源效率和成本考量仍然至關(guān)重要。人工智能硬件的未來(lái)需要在這些進(jìn)步與制造復(fù)雜性和供應(yīng)鏈約束的挑戰(zhàn)之間取得平衡。
熱門跟貼