4月17日消息，隨著高帶內存（HBM）演進到第六代的HBM4，其底部的Base Die將首次采用邏輯制程制造，這也成為了同時擁有先進邏輯制程工藝的存儲芯片廠商三星電子的一大優(yōu)勢。
據《朝鮮日報》報道，此前在HBM技術競爭中落后的三星電子，其在HBM4 12層 技術的開發(fā)和制造方面已經取得了巨大進展，其為HBM4開發(fā)的基于其4nm邏輯制程的Logic Base Die的測試良率已超過40%。
一位業(yè)內人士解釋說：“40%的初始測試生產良率意味著，這是一個有利的數據，可以立即推進業(yè)務?！彼a充道：“通常情況下，晶圓代工工藝的良率起始于10%左右，隨著量產，良率會逐漸提高?！?/p>
報道稱，三星電子的晶圓代工部門引入了多項新工藝，可在生產該邏輯芯片的同時提升性能。三星電子半導體部門負責人全永鉉最近也對晶圓代工部門的工作表示了鼓勵。
相比之下，三星的競爭對手——SK海力士正在生產HBM4 12層產品，并已向客戶發(fā)送樣品。目前在HBM市場，SK海力士占據了超過70%的市場份額，同時也借此優(yōu)勢，成功在今年一度超越三星，成為了全球最大的DRAM廠商。據市場調研公司Counterpoint Research的數據，今年第一季度，SK海力士在DRAM領域的市場份額為36%，三星電子緊隨其后，為34%。
為了縮小與SK海力士的在HBM市場的差距，三星已經將HBM4視為其拓展市場份額的關鍵產品。三星內存部門正在開發(fā)的HBM4 12層產品將基于其10納米級第六代（1c）DRAM芯片和4nm的邏輯芯片。而SK海力士正則選擇的是將上一代DRAM（1b DRAM）用于HBM4，這意味著如果三星能夠穩(wěn)定量產1c DRAM和4nm Logic die，它將在HBM4性能方面占據優(yōu)勢。
此外， DRAM 和邏輯芯片封裝在一起形成最終產品的封裝技術也至關重要。三星采用的封裝方法與 SK 海力士不同，三星采用的是“先進熱壓非導電粘合膜 (TC-NCF)”技術，該技術每次堆疊芯片時都會鋪設一層薄膜材料。然而，這種封裝方法被認為難以控制發(fā)熱。
業(yè)內人士指出，“三星電子面臨的任務是穩(wěn)定HBM使用的DRAM及其封裝技術?！?/p>
編輯：芯智訊-浪客劍
熱門跟貼