（本文編譯自Semiconductor Engineering）
3D-IC和小芯片的概念讓整個(gè)行業(yè)都為之興奮。這可能標(biāo)志著IP行業(yè)發(fā)展的下一個(gè)階段，但到目前為止，技術(shù)難題和成本問題限制了它的應(yīng)用范圍，只有少數(shù)幾家公司在使用。即使在這些公司中，他們似乎也沒有從異構(gòu)集成或復(fù)用中獲得明顯的益處。
嘗試實(shí)現(xiàn)這一目標(biāo)并不是什么新鮮事?！笆昵?，我們就試圖創(chuàng)建一種用于構(gòu)建小芯片的架構(gòu)，”Marvell技術(shù)副總裁兼定制解決方案首席技術(shù)官M(fèi)ark Kuemerle表示，“我們的目標(biāo)是能夠定義一種架構(gòu)，讓人們可以將多個(gè)小芯片組合在一起，以實(shí)現(xiàn)特定功能。神奇的是，通過將這些較小的芯片組合起來，我們可以使用耗電低得多的接口。我們可以將過去龐大、耗電、復(fù)雜且昂貴的系統(tǒng)，改造成一個(gè)基于小芯片的系統(tǒng)，從而提高整體效率。更重要的是，這將節(jié)省大量的開發(fā)成本，并大幅降低芯片的總體成本。但結(jié)果并非如此。最終的情況是，只有屈指可數(shù)的公司有能力開發(fā)小芯片?！?/p>
那么，為什么要這么做呢？其中一個(gè)主要的驅(qū)動(dòng)因素是，有越來越多的內(nèi)容雖然至關(guān)重要，但并不能體現(xiàn)差異化。西門子EDA中央工程解決方案總監(jiān)Pratyush Kamal表示：“大眾市場距離采用3D-IC還需要幾年時(shí)間，但有些應(yīng)用則非常適合它。市場上正在涌現(xiàn)出很多模塊化的趨勢。人們開始關(guān)注新的架構(gòu)，相應(yīng)的，他們也在思考如何讓這項(xiàng)技術(shù)走向大眾市場?！?/p>
過去，推動(dòng)新技術(shù)發(fā)展的公司會投入必要的研發(fā)資金，然后這些技術(shù)會逐漸普及到大眾市場。Ansys產(chǎn)品營銷總監(jiān)Marc Swinnen表示：“行業(yè)領(lǐng)導(dǎo)者會率先采用這項(xiàng)先進(jìn)的新技術(shù)，人們普遍認(rèn)為整個(gè)行業(yè)會紛紛效仿。但兩者之間的差距正在越來越大。領(lǐng)跑者已經(jīng)超越了同行，并領(lǐng)先于主流水平。這令人擔(dān)憂，因?yàn)槿藗內(nèi)匀黄毡檎J(rèn)為，隨著系統(tǒng)規(guī)模越來越大，特別是如果小芯片市場開始騰飛，3D-IC或2.5D將成為標(biāo)準(zhǔn)配置。但隨著這些差距的擴(kuò)大，就有可能出現(xiàn)競爭替代的情況?！?/p>
簡而言之，那些為了保持競爭力而必須采用小芯片技術(shù)的公司，與那些希望采用小芯片技術(shù)的公司之間存在著更大的差距?！靶⌒酒刮覀兡軌蜃龈嗲把氐墓ぷ?，并使我們能夠在一個(gè)封裝上集成更多芯片，這有助于提升我們的性能，”Marvell的Kuemerle表示。
然而，這并不是追求3D-IC的唯一原因?！?D-IC技術(shù)具有許多優(yōu)勢，包括性能提升、功耗降低以及小型化，”Rapidus設(shè)計(jì)解決方案現(xiàn)場首席技術(shù)官Rozalia Beica表示，“其應(yīng)用范圍涵蓋從移動(dòng)設(shè)備到人工智能、超級計(jì)算機(jī)和數(shù)據(jù)中心等高端領(lǐng)域。該技術(shù)能夠?qū)崿F(xiàn)緊湊設(shè)計(jì)并提升性能。”
盡管如此，仍然存在重大挑戰(zhàn)。“大多數(shù)使用3D-IC的公司都是垂直整合型的，”Ansys的Swinnen表示，“他們是規(guī)模較大的公司，有足夠的資金和能力來設(shè)計(jì)芯片、設(shè)計(jì)中介層、對整個(gè)系統(tǒng)進(jìn)行模擬、考慮封裝問題，并且要在眾多必須做出的架構(gòu)選擇中進(jìn)行考量?！?/p>
大芯片還是小PCB？
3D-IC不僅僅是縮小PCB上的所有東西。“為了獲得不同的益處，人們往往會改變比較的基準(zhǔn)，”Swinnen表示，“這其實(shí)不太公平。PCB走向更小的系統(tǒng)，那就是SoC。如果你想要比PCB有更好的性能，那你就會選擇SoC。這是自然的演變。這也是我們40年來一直在做的事情。將其分解為多個(gè)小芯片，并不是因?yàn)槟阍噲D把PCB做得更緊湊。而是因?yàn)橐言镜膯涡酒Y(jié)構(gòu)進(jìn)行分解。比較的基準(zhǔn)應(yīng)該是單芯片，而不是PCB。”
但也并非總是如此。像高帶寬存儲（HBM）這樣早期成功的案例，會將更多的外部組件集成到一個(gè)封裝中?！半S著在封裝中引入更多功能的需求不斷增加，使用單片SoC類型結(jié)構(gòu)來實(shí)現(xiàn)這一點(diǎn)變得越來越困難，”Rapidus的Beica表示，“并非所有功能都需要最先進(jìn)的設(shè)計(jì)。雖然先進(jìn)設(shè)計(jì)優(yōu)先考慮最高性能目標(biāo)和最小外形尺寸，但當(dāng)異構(gòu)性很重要，并且系統(tǒng)內(nèi)需要更多功能時(shí)，這種方法可能并不是最有效的方法?！?/p>
此外，如果小芯片隨時(shí)可用，則3D-IC可被視為封裝內(nèi)的PCB?！癙CB實(shí)際上限制了芯片之間相互通信的帶寬量，”Eliyan首席執(zhí)行官兼聯(lián)合創(chuàng)始人Ramin Farjadrad表示，“過去20年，PCB的帶寬提升幅度不到兩個(gè)數(shù)量級，而芯片的帶寬提升幅度達(dá)到了五個(gè)數(shù)量級。這是造成內(nèi)存和I/O瓶頸的主要原因。通過將相當(dāng)于一塊PCB的東西移到封裝內(nèi)部（見圖1），我們稱之為凸點(diǎn)或微凸點(diǎn)的焊球密度會顯著提高。芯片之間的距離也會顯著縮短。這些芯片裸片之間就能以更低的功率獲得更高的帶寬?！?/p>
圖1：小芯片是半導(dǎo)體的未來。
圖源：Eliyan
單片芯片工藝的持續(xù)發(fā)展受到良率的制約。Cadence SSG產(chǎn)品營銷總監(jiān)Mayank Bhatnagar 表示：“人們正面臨光罩極限的問題。如果你想制造一塊大型的硅芯片，那么在遠(yuǎn)未達(dá)到光罩極限之前，就會開始出現(xiàn)良率問題。如果無法實(shí)現(xiàn)盈利性生產(chǎn)，那么制造它實(shí)際上就毫無意義。而這正是非常大的單片芯片的發(fā)展困境。它們變得太大了。良率下降，而且降幅大到使其變得不經(jīng)濟(jì)。”
并非所有的芯片都需要使用最先進(jìn)的工藝節(jié)點(diǎn)。西門子的Kamal表示：“AI要求芯片上有更多的SRAM，而SRAM的規(guī)模并沒有響應(yīng)縮小。從理論上講，5nm工藝下的SRAM位單元是最小的，之后其尺寸就開始增大。但如果你看一下每個(gè)存儲單元的成本，就會發(fā)現(xiàn)早在5納米工藝之前，成本的縮減就已經(jīng)停止了。盡管我們從7納米工藝發(fā)展到了5納米工藝，存儲單元的每位成本卻變得更高了。現(xiàn)在有兩件事同時(shí)發(fā)生。一是需要更多的SRAM，另一方面SRAM更貴了。3D技術(shù)由于其芯片間的緊密連接，幾乎可以實(shí)現(xiàn)兩個(gè)芯片之間的零延遲接口，這使得我們可以嘗試不同的層級結(jié)構(gòu)和緩存結(jié)構(gòu)?！?/p>
理想情況下，每個(gè)組件都會采用最佳的技術(shù)?！拔覀兛梢杂眉舛思夹g(shù)制造巨大的芯片，而小芯片則成為了幫助我們實(shí)現(xiàn)這一點(diǎn)的手段，”Kuemerle表示，“我們將芯片分割成更多的部分，這樣就能突破限制，獲得比在一次集成流片中更多的硅芯片面積。我們可以將I/O技術(shù)與核心芯片技術(shù)相結(jié)合，這樣就能突破極限，使用最好的可用技術(shù)，而這些技術(shù)往往也是最昂貴的?！?/p>
技術(shù)和開發(fā)成本的結(jié)合正推動(dòng)更多公司朝這個(gè)方向發(fā)展。Cadence的Bhatnagar表示：“隨著最新工藝節(jié)點(diǎn)的發(fā)展，每個(gè)晶體管的成本正在上升。將設(shè)計(jì)的每個(gè)部分都轉(zhuǎn)移到新工藝節(jié)點(diǎn)是沒有意義的，因?yàn)榇蠖鄶?shù)設(shè)計(jì)可能不會從中受益。如果你有一個(gè)射頻收發(fā)器或模擬模塊，它并不會因?yàn)槊總€(gè)晶體管成本的降低而受益。另一方面，你還必須為新的工藝節(jié)點(diǎn)重新設(shè)計(jì)它。當(dāng)你進(jìn)行芯片拆分時(shí)，就只能轉(zhuǎn)移那些能從新工藝節(jié)點(diǎn)中受益的部分?！?/p>
這聽起來很誘人，但在新設(shè)計(jì)中重復(fù)使用以前設(shè)計(jì)好的小芯片卻充滿了風(fēng)險(xiǎn)。
成本效益
數(shù)據(jù)中心似乎對價(jià)格不太敏感?！癆I非常看重高性能、非常復(fù)雜且規(guī)模龐大的硅芯片系統(tǒng)，以至于對他們來說，投入巨額資金來追逐這個(gè)市場是值得的，”Swinnen表示，“他們有理由需要這些巨大的3D芯片?！?/p>
其余行業(yè)仍在觀望。Kamal表示：“當(dāng)我與我們的移動(dòng)客戶交談時(shí)，我感覺他們還沒有為3D-IC做好準(zhǔn)備，因?yàn)閺慕?jīng)濟(jì)角度來看，這對他們來說還不合理。但與此同時(shí)，他們也明白自己正面臨芯片尺寸微縮的極限。從5nm到3nm再到2nm，他們獲得的性能提升微乎其微，而且這種微小的提升是以高昂的成本為代價(jià)的。他們采用這些節(jié)點(diǎn)的唯一原因是為了從晶體管中獲得最大性能，尤其是在GAA這種新晶體管架構(gòu)的推動(dòng)下。但GAA是一個(gè)非常復(fù)雜的工藝，良率很低?！?/p>
問題有兩個(gè)方面。首先，他們需要采用全新的設(shè)計(jì)和封裝方法。其次，他們需要從單次流片轉(zhuǎn)向多次流片。Blue Cheetah首席執(zhí)行官Elad Alon表示：“對于一家公司來說，采用小芯片設(shè)計(jì)風(fēng)格可能是有意義的。這意味著他們需要多套掩模版，可能需要多次流片，與在先進(jìn)工藝節(jié)點(diǎn)上制造更大的單片芯片相比，初始的非經(jīng)常性工程費(fèi)用（NRE）高得讓人難以接受。如果堅(jiān)持使用單片芯片解決方案，那么推出產(chǎn)品所需的NRE可能會更低?！?/p>
目前仍有幾項(xiàng)技術(shù)挑戰(zhàn)需要解決。“當(dāng)我想到3D技術(shù)時(shí)，我首先會想到混合鍵合技術(shù)，因?yàn)檫@是真正物有所值的技術(shù)，”Kuemerle表示?！八兄诮鉀Q一些散熱方面的挑戰(zhàn)，提供非常高的連接性和非常低的功耗。這涉及將硅片減薄到極小的厚度，并以非常細(xì)的間距集成銅對銅鍵合?！?/p>
HBM仍在努力實(shí)現(xiàn)這一目標(biāo)?！?D內(nèi)存目前仍然只使用微凸點(diǎn)將內(nèi)存連接到主芯片，”他表示，“內(nèi)存供應(yīng)商正在研究混合鍵合方法，我們都希望這種方法能在不久的將來投入生產(chǎn)?！?/p>
去除PHY可能會大幅提升性能。Kamal表示：“當(dāng)采用幾乎無PHY的架構(gòu)時(shí)，我們所說的是一種非常精細(xì)的3D互連結(jié)構(gòu)，互連尺寸非常小，而這只能通過晶圓級堆疊才能實(shí)現(xiàn)。如果采用晶圓級堆疊，互連間距會更長，這就是我劃定的界限。那樣的話，就需要特殊的緩沖器，而且想要實(shí)現(xiàn)無PHY架構(gòu)可能有些勉強(qiáng)。這是任何3D堆疊都面臨的挑戰(zhàn)——至少有一個(gè)芯片的背面有金屬層。一旦將兩個(gè)芯片融合在一起，仍然需要將I/O信號引出，電源通過基板引出?！?/p>
功率密度和散熱方面的挑戰(zhàn)正成為眾所周知的問題，但還有其他問題需要考慮?！凹僭O(shè)你有前端制程，即晶體管層，以及具有背面金屬層的芯片，以便將I/O信號引出芯片，”Kamal解釋道，“現(xiàn)在晶體管堆棧的兩側(cè)都有金屬。這樣一來，計(jì)量工作就變得極具挑戰(zhàn)性。如果需要對某些東西進(jìn)行檢測，你會想使用X射線成像技術(shù)或某種視覺掃描技術(shù)，但這會非常困難。此外，聚焦離子束技術(shù)使用硅片的背面進(jìn)入芯片內(nèi)部并進(jìn)行修改。當(dāng)我們試圖調(diào)試某些東西并為芯片故障建立假設(shè)時(shí)，我們稱之為對IC進(jìn)行聚焦離子束（FIB）處理。你進(jìn)行一些聚焦離子束處理操作，然后根據(jù)這些實(shí)驗(yàn)對芯片進(jìn)行重新設(shè)計(jì)，接著重新制作掩膜版并重新制作設(shè)計(jì)?，F(xiàn)在，你失去了從背面進(jìn)行聚焦離子束處理的能力。如果你設(shè)計(jì)了一個(gè)芯片，但它在實(shí)際應(yīng)用中無法正常工作，那么在調(diào)試芯片方面就存在很大的困難。”
異構(gòu)堆疊增加了復(fù)雜性。“異構(gòu)集成需要將不同的技術(shù)，包括新舊技術(shù)結(jié)合起來，”Fraunhofer IIS自適應(yīng)系統(tǒng)工程部高效電子負(fù)責(zé)人Andy Heinig表示，“一個(gè)顯著的區(qū)別在于舊技術(shù)節(jié)點(diǎn)的信號電平。新節(jié)點(diǎn)需要低得多的信號電平，而舊節(jié)點(diǎn)需要更高的信號電平。在這方面實(shí)現(xiàn)兼容性是一個(gè)挑戰(zhàn)。通常情況下，只需要輕量級的芯片間接口，因?yàn)樵谳^舊的技術(shù)中，數(shù)字IP的集成在空間方面受到很大限制?！?/p>
重復(fù)使用又增加了更多復(fù)雜性?！皩τ?D技術(shù)而言，最大的限制是希望兩個(gè)芯片的尺寸相匹配，”Kamal表示，“否則，就會浪費(fèi)芯片面積。你可以進(jìn)行晶圓上芯片的集成，其中一個(gè)芯片的尺寸與另一個(gè)芯片不完全相同，但這樣在晶圓級封裝或集成過程中，可處理的芯片數(shù)量就會減少。這存在一個(gè)生產(chǎn)效率的挑戰(zhàn)。但作為架構(gòu)師，一個(gè)優(yōu)勢是不必追求同構(gòu)，異構(gòu)也是可行的。一個(gè)芯片可以采用5納米工藝，另一個(gè)采用3納米工藝。
結(jié)論
3D-IC有可能改變IP和半導(dǎo)體行業(yè)，但它仍然是一個(gè)非常昂貴的選擇，目前僅適用于數(shù)據(jù)中心，而且即便在數(shù)據(jù)中心得以應(yīng)用也只是因?yàn)槿斯ぶ悄蹵I的需求。還有許多挑戰(zhàn)尚未克服，而且看來3D-IC的概念對于大眾來說仍然是未來的事情。
在3D-IC能夠超越IDM公司的應(yīng)用范疇之前，還需要在接口、標(biāo)準(zhǔn)、工具和方法等方面做大量工作。
熱門跟貼