（本文編譯自Semiconductor Engineering）
中介層和基板正經(jīng)歷著從單純的中間媒介到工程化平臺的深刻轉(zhuǎn)變，在最先進(jìn)的計算系統(tǒng)中，它們承擔(dān)著電源分配、熱管理、高密度互連以及信號完整性等重要功能。
這一轉(zhuǎn)變是由人工智能、高性能計算(HPC)和下一代通信技術(shù)所推動的，其中對異構(gòu)集成的需求正不斷挑戰(zhàn)著封裝技術(shù)的極限。盡管晶體管尺寸已縮小到個位數(shù)納米級別，但傳統(tǒng)PCB技術(shù)的線寬仍然限制在20到30μm之間，這一差距跨越了三個數(shù)量級。
傳統(tǒng)封裝技術(shù)無法跟上硅芯片尺寸縮小的速度，這在性能和集成密度方面造成了一個關(guān)鍵瓶頸。因此，中介層和先進(jìn)基板正迅速發(fā)展，以實(shí)現(xiàn)以下目標(biāo)：
精細(xì)度達(dá)1至2μm的重分布層（RDL）；
創(chuàng)新的混合鍵合技術(shù)；
全新的多材料集成策略。
隨著行業(yè)向更大規(guī)模的基于小芯片（chiplet）的架構(gòu)發(fā)展，硅中介層正逐漸被有機(jī)中介層取代，有機(jī)中介層可實(shí)現(xiàn)更大的封裝尺寸和更高密度的互連。與此同時，玻璃基板正逐漸成為有機(jī)材料的可擴(kuò)展替代品，可提供機(jī)械穩(wěn)定性和超精細(xì)的RDL功能。
彌合互連差距
長期以來，半導(dǎo)體行業(yè)一直依賴RDL在芯片和外部接口之間進(jìn)行信號路由。但隨著封裝需求的增加，RDL技術(shù)正在挑戰(zhàn)著傳統(tǒng)材料和制造方法的極限。目前，新的基板材料和工藝創(chuàng)新對于實(shí)現(xiàn)AI、高性能計算和5G應(yīng)用所需的互連密度至關(guān)重要。
這一轉(zhuǎn)變的關(guān)鍵部分是從硅中介層轉(zhuǎn)向有機(jī)材料和玻璃解決方案。有機(jī)中介層使用玻璃載體作為結(jié)構(gòu)支撐，為需要硅通孔(TSV)和深度蝕刻工藝的硅中介層提供了可擴(kuò)展的替代方案。隨著基于小芯片的架構(gòu)的擴(kuò)展，有機(jī)中介層可以實(shí)現(xiàn)更大的封裝尺寸，同時保持細(xì)間距互連。
與此同時，玻璃芯基板和玻璃中介層正逐漸成為有機(jī)材料的替代品，它們具有機(jī)械穩(wěn)定性、較低的介電常數(shù)和更精細(xì)的RDL。然而，制造和工藝方面仍然存在挑戰(zhàn)，尤其是在翹曲控制、電鍍均勻性和缺陷檢測方面。
玻璃中介層的另一項(xiàng)重大發(fā)展是推動矩形玻璃載體的發(fā)展，與傳統(tǒng)的圓形晶圓載體相比，矩形玻璃載體提高了處理和加工效率。
與此同時，RDL技術(shù)也正在不斷演進(jìn)，以支持1μm線寬/間距分辨率，這已接近芯片間互連所需的尺寸。Brewer Science與imec合作，展示了半加成工藝(SAP)如何在生產(chǎn)環(huán)境中實(shí)現(xiàn)2μm/2μm的線寬/間距分辨率，而先進(jìn)研究正在推動如何在受控環(huán)境中實(shí)現(xiàn)1μm/1μm的能力。
在Brewer Science和imec的Alice Guerrero提交的一份白皮書中，研究人員展示了如何“通過將多層芯片集體鍵合到目標(biāo)晶圓頂部，將芯片到晶圓的集體鍵合流程從N=2層擴(kuò)展到N=3和N=4層”。這展示了先進(jìn)堆疊技術(shù)的可行性，其中“芯片到目標(biāo)晶圓的對準(zhǔn)度大部分能達(dá)到±2μm以內(nèi)”。
圖1：N=2、N=3和N=4集體芯片到晶圓轉(zhuǎn)移的簡化流程。
圖源：imec
這對于扇出面板級封裝(FOPLP)尤為重要，它能夠?qū)崿F(xiàn)大規(guī)模、經(jīng)濟(jì)高效的高密度集成。然而，面板級制造帶來了新的良率和工藝控制方面的挑戰(zhàn)。
Lam Research先進(jìn)封裝總經(jīng)理Chee Ping Lee表示：“FOPLP通過在大型面板尺寸上封裝更多芯片，比其他封裝方法具有潛在的成本優(yōu)勢。然而，對于某些應(yīng)用而言，存在一些可能會抵消FOPLP潛在成本節(jié)約的挑戰(zhàn)，包括初始設(shè)備成本、有限的供應(yīng)鏈，以及由于面板尺寸較大導(dǎo)致的加工良率問題?！?/p>
盡管面臨這些挑戰(zhàn)，F(xiàn)OPLP仍正在成為AI處理器和HPC加速器等大批量、高性能芯片的關(guān)鍵推動技術(shù)。隨著制造商不斷改進(jìn)面板級工藝，如電鍍均勻性、細(xì)線光刻和翹曲控制等，采用標(biāo)準(zhǔn)化面板格式可能會加速FOPLP在主流半導(dǎo)體制造中的可行性。
克服制造挑戰(zhàn)
隨著中介層和基板變得越來越復(fù)雜，在納米級尺寸下保持精度已成為一項(xiàng)重大挑戰(zhàn)。向異構(gòu)集成和細(xì)間距互連的轉(zhuǎn)變，對芯片放置、材料沉積以及鍵合技術(shù)都提出了極高的精度要求。即使是過去可以容忍的輕微錯位，現(xiàn)在也可能會降低電氣性能、減少可靠性，并影響散熱。
最緊迫的問題之一是向面板級加工(PLP)的過渡。盡管晶圓級加工(WLP)受益于數(shù)十年的標(biāo)準(zhǔn)化發(fā)展，但PLP在大尺寸基板的處理、對準(zhǔn)和良率管理方面引入了新的變量。材料膨脹、翹曲和工藝均勻性的多變性帶來了巨大的工程挑戰(zhàn)。
玻璃芯基板帶來了另一系列制造和缺陷檢測挑戰(zhàn)。與硅中介層或有機(jī)中介層不同，玻璃中介層的電路是在基板內(nèi)以凹槽形式形成的。這增加了因裂紋而導(dǎo)致電路斷裂的風(fēng)險。
另一個挑戰(zhàn)是過渡到混合中介層，在這種情況下，為了實(shí)現(xiàn)成本效益和電學(xué)性能，有機(jī)、硅和玻璃等不同材料被有選擇地組合在一起。然而，這些材料之間的熱膨脹不匹配帶來了新的機(jī)械可靠性問題。
擴(kuò)大中介層規(guī)模的一個特別困難的方面是針對高深寬比特征的電鍍工藝，例如有機(jī)中介層中嵌入式硅橋周圍又高又細(xì)的柱體。在不增加過多工藝時間的情況下，均勻地電鍍這些結(jié)構(gòu)是一項(xiàng)重大挑戰(zhàn)。
對速度和精度的需求迫使制造商采用人工智能驅(qū)動的工藝控制和實(shí)時監(jiān)控技術(shù)。在芯片放置、電鍍和鍵合過程中，統(tǒng)計過程控制（SPC）對于確保高密度中介層設(shè)計的一致性和良率正變得至關(guān)重要。
為了克服這些挑戰(zhàn)，人工智能驅(qū)動的計量和自適應(yīng)工藝控制正被集成到生產(chǎn)線中。通過利用高分辨率成像、機(jī)器學(xué)習(xí)算法和實(shí)時反饋回路，制造商可以在細(xì)微的錯位或工藝偏差導(dǎo)致產(chǎn)品出現(xiàn)缺陷之前就檢測到它們。
如今，制造面臨的挑戰(zhàn)不僅僅在于追求更精細(xì)的尺寸。它還需要相應(yīng)的工藝控制來跟上發(fā)展步伐，這就是為什么隨著中介層設(shè)計規(guī)模的擴(kuò)大，人工智能驅(qū)動的檢測和自適應(yīng)工藝調(diào)整對于保持較低的缺陷率至關(guān)重要。
熱管理
隨著半導(dǎo)體封裝技術(shù)的發(fā)展，熱管理已成為制約技術(shù)發(fā)展的最關(guān)鍵障礙之一。中介層和基板曾經(jīng)只是封裝中的被動元件，現(xiàn)在在散熱方面發(fā)揮著積極作用，以確保高性能計算、AI加速器和多芯片模塊的可靠性。更高的功率密度、更大規(guī)模的基于小芯片的架構(gòu)和更精細(xì)的互連間距，都增加了對高效散熱解決方案的需求。
Ansys產(chǎn)品營銷總監(jiān)Marc Swinnen表示：“當(dāng)使用邊長為4或5英寸的中介層時，會形成明顯的熱梯度。這些梯度會導(dǎo)致機(jī)械變形和翹曲，對數(shù)千個微觀尺度的鍵合施加壓力。這些應(yīng)力又會反饋到硅芯片的電氣性能中，從而影響整體可靠性?！?/p>
在先進(jìn)的中介層設(shè)計中，有效的熱管理如今與電氣性能密不可分。隨著基板密度越來越高，高效散熱同時保持電氣完整性需要采用新方法，尤其是集成熱通路。
這個問題在多芯片封裝中尤其嚴(yán)重，因?yàn)闊崃勘仨毻ㄟ^日益密集的互連結(jié)構(gòu)散發(fā)出去。隨著功率水平的提高，傳統(tǒng)的散熱解決方案，如散熱片熱界面材料，已不足以滿足需求。相反，制造商正在轉(zhuǎn)向?qū)峁芾碇苯蛹傻街薪閷雍突逶O(shè)計中的新解決方案。
為了應(yīng)對這些挑戰(zhàn)，制造商正在研究在中介層內(nèi)嵌入式微流體冷卻通道，使用能在峰值負(fù)載期間吸收熱量并逐漸釋放熱量的相變材料，以及基于碳納米管的先進(jìn)熱界面材料，這些材料的熱阻比傳統(tǒng)的散熱膏低得多?；旌辖饘儆袡C(jī)散熱片也在研發(fā)中，以改善散熱，同時控制成本和重量。這些新的熱管理策略的成功，將決定下一代中介層能否很好地擴(kuò)展，以滿足人工智能和高性能計算的需求。
新材料創(chuàng)新
隨著對半導(dǎo)體性能的要求不斷提高，傳統(tǒng)有機(jī)基板已達(dá)到其基本極限。為了應(yīng)對這種情況，制造商開始轉(zhuǎn)向新材料，如玻璃芯復(fù)合材料、陶瓷和有機(jī)-無機(jī)混合結(jié)構(gòu)等，以提高熱性能、電氣性能和機(jī)械穩(wěn)定性。
玻璃芯中介層因其介電常數(shù)較低（約為4.0）而備受關(guān)注，這比硅的11.7低得多，從而減少了信號損失，非常適合5G、6G和其他毫米波通信等高頻應(yīng)用。玻璃還提供了比有機(jī)基板更好的尺寸穩(wěn)定性，減少了翹曲并提高了面板級封裝的良率。盡管具有這些優(yōu)勢，但制造挑戰(zhàn)仍然存在，特別是在玻璃通孔的精密激光鉆孔、通孔填充以及玻璃材料固有的脆性等方面。
“玻璃基板非常平整，機(jī)械強(qiáng)度高，使我們能夠?qū)⒎庋b尺寸擴(kuò)大到120毫米X120毫米以上，”Lee表示，“這可以實(shí)現(xiàn)非常細(xì)的線路RDL集成，這對于高密度中介層和基板來說至關(guān)重要?！?/p>
除了玻璃之外，在有機(jī)中介層中整合硅橋的混合基板也越來越受歡迎。這些結(jié)構(gòu)將有機(jī)材料的成本效率與硅的電氣性能優(yōu)勢相結(jié)合，創(chuàng)造出一種用途更廣的封裝解決方案。
熱膨脹不匹配可能導(dǎo)致熱循環(huán)過程中出現(xiàn)分層、開裂和翹曲的等問題，因此需要建立預(yù)測模型，以便在這些影響成為制造問題之前預(yù)測到其影響。隨著半導(dǎo)體封裝不斷挑戰(zhàn)材料集成的極限，確保準(zhǔn)確的材料特性和模擬正成為一項(xiàng)關(guān)鍵要求。
盡管這些新材料前景光明，但制造過程中仍然存在相當(dāng)大的復(fù)雜性。雖然玻璃和陶瓷基板具有出色的電氣性能，但它們帶來了加工困難、成本問題和供應(yīng)鏈限制等挑戰(zhàn)，必須解決這些問題，它們才能完全取代傳統(tǒng)的有機(jī)材料。與此同時，混合解決方案提供了一種折衷方案，但需要精心的工程設(shè)計，以平衡電氣、熱和機(jī)械方面的權(quán)衡。
先進(jìn)的鍵合技術(shù)
隨著中介層和基板設(shè)計變得越來越復(fù)雜，傳統(tǒng)的微凸塊鍵合已達(dá)到其實(shí)際極限。由于微凸塊間距通常限制在40μm或更大，它們難以滿足現(xiàn)代小芯片架構(gòu)對細(xì)間距的要求。因此，混合鍵合已成為一種有前途的替代方案，通過結(jié)合電介質(zhì)-電介質(zhì)和金屬-金屬鍵合技術(shù)，能夠?qū)崿F(xiàn)10μm以下的互連間距。然而，這種轉(zhuǎn)變帶來了新的制造挑戰(zhàn)，特別是在表面處理、缺陷緩解和工藝均勻性方面。
為了確保可靠的混合鍵合，制造商必須打造原子級光滑的表面，以防止形成空隙和電氣不連續(xù)性。這需要精確的表面活化技術(shù)，如等離子處理和化學(xué)功能化，以增強(qiáng)介質(zhì)鍵合強(qiáng)度。要實(shí)現(xiàn)一致的金屬對金屬接觸還，還需要嚴(yán)格控制材料去除率，特別是在直接銅對銅鍵合中，氧化和界面污染會降低鍵合可靠性。
除了混合鍵合，直接銅互連也在被探索作為微凸塊的替代方案，它無需使用焊料，進(jìn)一步降低了電阻。通過去除中間材料，直接銅鍵合可提高信號完整性和熱性能，使其特別適合高速AI和HPC應(yīng)用。然而，這一工藝本身也存在一系列挑戰(zhàn)，包括在鍵合過程中防止氧化，以及控制形成可靠互連所需的高壓。
向更細(xì)間距鍵合技術(shù)的轉(zhuǎn)變對建模和仿真工具提出了新要求，這些工具必須與日益復(fù)雜的中介層和基板架構(gòu)保持同步。隨著混合鍵合和直接銅互連技術(shù)的推廣，要實(shí)現(xiàn)高良率，就需要確保精確的工藝建模和缺陷預(yù)測。
將混合鍵合和銅互連技術(shù)擴(kuò)大到大規(guī)模生產(chǎn)，仍然是整個行業(yè)面臨的挑戰(zhàn)。
提高納米級可靠性
隨著中介層和基板技術(shù)變得越來越復(fù)雜，確保長期可靠性，需要從傳統(tǒng)的基于規(guī)則的設(shè)計方法轉(zhuǎn)向人工智能驅(qū)動的預(yù)測建模。高密度互連和混合材料集成引入了新的故障機(jī)制，必須在設(shè)計過程的早期預(yù)測和緩解這些機(jī)制。目前，先進(jìn)的仿真工具集成了多物理場分析功能，使工程師能夠在設(shè)計進(jìn)入制造階段之前預(yù)測電遷移、熱梯度和機(jī)械應(yīng)力等問題。
然而，這些模型的準(zhǔn)確性取決于輸入數(shù)據(jù)的質(zhì)量，尤其是對于那些缺乏大量實(shí)證測試的新型材料而言。隨著中介層從有機(jī)基板轉(zhuǎn)向混合和玻璃基設(shè)計，對材料特性的精確表征變得至關(guān)重要。對熱膨脹系數(shù)、介電常數(shù)或機(jī)械應(yīng)力的任何錯誤表征，都可能對器件可靠性產(chǎn)生重大的后續(xù)影響。
除了仿真之外，缺陷檢測方法也必須不斷發(fā)展，以滿足下一代封裝技術(shù)的復(fù)雜性需求。傳統(tǒng)的光學(xué)和電氣測試方法通常無法捕捉到基板級別的細(xì)微缺陷，因此需要采用人工智能驅(qū)動的檢測技術(shù)。機(jī)器學(xué)習(xí)算法正在被部署用于分析高分辨率圖像數(shù)據(jù)，以識別傳統(tǒng)檢測過程中可能遺漏的缺陷。
為了進(jìn)一步提高可靠性，制造商正在將可測試設(shè)計(DFT)和嵌入式傳感技術(shù)直接集成到中介層和基板架構(gòu)中。這些進(jìn)步使得在制造過程中能夠?qū)崟r監(jiān)控關(guān)鍵性能參數(shù)，從而能夠盡早發(fā)現(xiàn)和解決缺陷。
通過在中介層結(jié)構(gòu)中嵌入診斷功能，制造商可以在生產(chǎn)周期中更早地檢測和解決潛在故障。這種主動方法對于面板級封裝中使用的大尺寸基板尤為重要，因?yàn)榱悸蕛?yōu)化至關(guān)重要。
這些AI增強(qiáng)型測試和模擬策略可提高首次通過率，并降低先進(jìn)封裝架構(gòu)的長期故障率。隨著中介層和基板成為計算堆棧中更關(guān)鍵的組件，確保它們的可預(yù)測性和可靠性將成為擴(kuò)展基于小芯片的架構(gòu)和高性能計算應(yīng)用的關(guān)鍵。
有源中介層和智能基板
隨著中介層和基板從無源布線層發(fā)展為智能系統(tǒng)組件，研究人員和制造商已開始探索有源中介層設(shè)計，即將晶體管、電源管理電路，甚至光互連直接嵌入中介層中。這一轉(zhuǎn)變代表了半導(dǎo)體封裝技術(shù)的根本性變革，可實(shí)現(xiàn)更智能的信號路由、自適應(yīng)電源管理和本地化處理。
該領(lǐng)域最重要的進(jìn)步之一是將光學(xué)互連集成到中介層中。傳統(tǒng)的銅互連在更高的數(shù)據(jù)速率下面臨越來越大的挑戰(zhàn)，特別是在AI和HPC應(yīng)用中，最大限度地減少功率損耗和最大限度地提高帶寬至關(guān)重要。
基于硅光子的中介層正成為一種解決方案，它無需轉(zhuǎn)換到電域即可實(shí)現(xiàn)小芯片之間的光通信。最近的演示已實(shí)現(xiàn)每通道超過200 Gbps的數(shù)據(jù)速率，這表明可能會擺脫傳統(tǒng)的電互連。
盡管如此，采用有源中介層也帶來了新的散熱挑戰(zhàn)。更高的功率密度和嵌入式晶體管會產(chǎn)生額外的熱量，必須有效地散發(fā)這些熱量。研究人員正在開發(fā)用于瞬態(tài)熱緩沖的相變材料、嵌入式微流體冷卻通道和高導(dǎo)熱性界面材料，以應(yīng)對這些挑戰(zhàn)。這些解決方案旨在平滑溫度波動、散發(fā)局部熱量，并提高高功率AI和HPC應(yīng)用的長期可靠性。
盡管取得了這些令人鼓舞的進(jìn)展，有源中介層的商業(yè)可行性仍取決于能否克服幾個制造挑戰(zhàn)。確保嵌入式晶體管和光學(xué)元件的高良率制造是一個主要障礙。開發(fā)具有成本效益的工藝流程以擴(kuò)大生產(chǎn)規(guī)模也是如此。此外，該行業(yè)必須為中介層集成電路建立穩(wěn)健的設(shè)計和驗(yàn)證方法，以確保長期可靠性。
要將有源中介層推向主流，需要封裝、芯片架構(gòu)師和系統(tǒng)設(shè)計師之間采用更好的協(xié)同設(shè)計方法。這一轉(zhuǎn)變不僅僅涉及制造方面的突破，更是整個行業(yè)對集成思維方式的徹底轉(zhuǎn)變。
結(jié)論
半導(dǎo)體行業(yè)正在進(jìn)入一個新時代，中介層和基板不再僅僅是無源結(jié)構(gòu)元件，而是先進(jìn)計算架構(gòu)的重要推動因素。隨著摩爾定律的放緩和基于小芯片的集成成為行業(yè)標(biāo)準(zhǔn)，這些組件正在演變?yōu)閺?fù)雜的功能化平臺，直接影響性能、電源效率和可靠性。
熱門跟貼