本文由半導體產(chǎn)業(yè)縱橫（ID：ICVIEWS）綜合
英特爾、臺積電、三星激戰(zhàn)2nm。
目前，英特爾各部門的表現(xiàn)普遍不佳，但展望未來，晶圓帶服務（IFS）似乎有可能扭轉(zhuǎn)公司的局面。在前執(zhí)行長Pat Gelsinger 的領導下，英特爾在晶圓代工部門方面積極投資與發(fā)展，這最終導致英特爾在某種程度上必須與供應鏈進行垂直合作。
雖然，過去的事情并不順利，但未來似乎出現(xiàn)曙光，這是因為英特爾的Intel 18A 節(jié)點制程即將到來。這項制程技術在2025 年VLSI 研討會上進行發(fā)表，并且英特爾公布了令人印象深刻的成果。
英特爾一開始就透露，Intel 18A 制程技術通過整合PowerVia、BSPDN 等技術，相較于上一代的intel 3，密度提升超過30%。在PPA 比較中，Intel 18A 在標準Arm 核心架構的芯片上，1.1V 的電壓達成了25% 的速度提升和36% 的能耗降低。除此之外，Intel 18A 的面積利用率比Intel 3 更高，這代表著該制程可以達成更好的面積效率，并具有更高密度設計的潛力。
有趣的是，英特爾還展出電壓下降圖，描繪了高性能條件下節(jié)點的穩(wěn)定性，并且由于Intel 18A 的PowerVia 背后供電技術，使得電壓下降能夠提供更穩(wěn)定的電力傳輸。而為了支援Intel 18A 的性能，該文件還附上了一個單元比較。該比較顯示，通過PowerVia 背后供電技術，英特爾達成了更緊密的單元封裝，并提高了面積效率，這僅是因為通過被橫供電技術的導入，使得其在正面布線中釋放了更多的空間。
因此，從這個角度來看，英特爾的Intel 18A 制程是迄今為止代工廠最強大的節(jié)點制程，隨著良率的提高，市場上的確希望看到有決定性的結果。與同業(yè)相較，Intel 18A 制程的SRAM 密度與臺積電的N2 制程相當，這代表著該公司在節(jié)點優(yōu)勢方面已成功與臺積電相當?shù)母偁巸?yōu)勢。
市場預計，將從Panther Lake SoC 和Xeon 的Clearwater Forest CPU 開始，看到Intel 18A 的實際應用。就外部產(chǎn)品流程整合而言，如果英特爾能夠達成良率和量產(chǎn)目標，我們最早可以在2026 年看到終端產(chǎn)品的出現(xiàn)。
臺積電未來約30%的2nm及以下產(chǎn)能將位于美國
臺積電在2025 年一季度財報法人說明會上宣布，待美國子公司 TSMC Arizona 的六座晶圓廠完工后，該企業(yè)未來約 30% 的 2nm 及以下先進制程產(chǎn)能將位于亞利桑那州。
臺積電董事長暨總裁魏哲家表示，2nm 將成為 TSMC Arizona 的主要節(jié)點。除此前已確認將導入 N2 和 A16 工藝技術的 Fab 3 外，第二階段第一座晶圓廠 Fab 4 也將支持 N2 和 A16；而未來的 Fab 5 和 Fab 6 則瞄準更先進的技術，具體情況將視客戶需求決定。
據(jù)悉，iPhone 18系列將采用2nm工藝打造的A20系列處理器，新工藝可以帶來明顯的性能與能效提升，但該工藝的代工費用也更高。
在3nm工藝節(jié)點上，臺積電將代工費用提高了20%，這就已經(jīng)讓業(yè)界高呼價格太高，導致采用該工藝的芯片價格大漲。2nm工藝的成本只會更高，而面對這些額外的成本，蘋果大概率就是直接轉(zhuǎn)嫁到消費者身上。
對于 TSMC Arizona 的研發(fā)設施，臺積電表示該主要研發(fā)中心員工總數(shù)將達到約 1000 人（約為本部的十分之一），首要目標是為當?shù)鼐A廠提供獨立運營所需的支持，未來有望擴展到更豐富的領域。
三星2nm工藝良品率持續(xù)提升，目前已超過40%
此前有報道稱，三星在2nm（SF2）工藝的測試生產(chǎn)中實現(xiàn)了高于預期的初始良品率，達到30%以上。三星計劃在2025年第四季度量產(chǎn)2nm工藝，為Exynos 2600的大規(guī)模生產(chǎn)做好準備。
據(jù)TECHPOWERUP報道，近日三星2nm工藝開發(fā)團隊取得了令人滿意的實驗性生產(chǎn)里程碑，開發(fā)當中的2nm工藝在良品率方面的表現(xiàn)比之前的3nm工藝要更好，2nm工藝的良品率已經(jīng)提升到40%以上。按照目前的推進速度，有可能剛好趕上Exynos 2600的量產(chǎn)。
雖然三星在2nm工藝上有了不錯的進展，但是這種表現(xiàn)并不足夠令人滿意。競爭對手臺積電（TSMC）在去年12月對2nm工藝的試產(chǎn)當中，良品率就已超過60%，傳聞現(xiàn)在已提升至70%至80%，接近于量產(chǎn)的水平。
SF2集成了三星第三代GAA（Gate-All-Around）架構晶體管技術，相比于SF3（3nm），性能提高了12%，功率效率提高了25%，芯片面積減少了5%。三星還打算在2nm制程節(jié)點上引入“BSPDN（背面供電網(wǎng)絡）”技術，將電源軌置于晶圓的背面，以消除電源線和信號線之間的瓶頸，解決FSPDN（前端供電網(wǎng)絡）造成的前端布線堵塞問題，進一步提升性能和能效，并縮小芯片面積。
*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個人觀點，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。
熱門跟貼