4月16日，芯榜、深科技、半導(dǎo)體封測、氣體圈子共同舉辦，“中國半導(dǎo)體封測（無錫）大會”在無錫成功舉辦。
大會吸引了長三角乃至全國的封測企業(yè)、科研機構(gòu)專家及行業(yè)領(lǐng)軍人物齊聚一堂。會上華天科技（江蘇)有限公司研究院研發(fā)經(jīng)理付東之博士帶來主題演講“芯粒封裝助力AI時代啟航”。
圖：華天科技（江蘇)有限公司研究院研發(fā)經(jīng)理付東之博士
摩爾定律走向極限，先進封裝應(yīng)運而生
摩爾定律自1965年提出以來，一直是半導(dǎo)體行業(yè)發(fā)展的重要指引，推動了半導(dǎo)體技術(shù)的飛速發(fā)展。
付東之博士表示，隨著晶體管尺寸不斷縮小，物理極限逐漸逼近，摩爾定律的放緩已成為不可忽視的現(xiàn)實。傳統(tǒng)依靠提升先進制程節(jié)點來提高芯片性能的方式，面臨著成本急劇上升、技術(shù)難度增大等諸多問題。在此背景下，先進封裝技術(shù)和芯粒技術(shù)應(yīng)運而生。
先進封裝技術(shù)大體上可以分為wafer level Fan-in、Fan-out、FCCSP、FCBGA、SiP(RFs/PA)、2.5D/3D。
付東之博士稱，2022年先進封裝市場份額約47%，預(yù)計在2025年先進封裝市場份額將超過傳統(tǒng)封裝，并在2028年達到55%。從2022年到2028年，先進封裝市場營收將從443億美元增長到786億美元，年復(fù)合增長率10.6%，而同期傳統(tǒng)封裝的年符合增長率只有3.2%。
Chiplet降低封裝成本
先進封裝在材料、設(shè)備、研發(fā)、工藝復(fù)雜度對成本帶來巨大壓力。Chiplet依賴2.5D/3D等先進封裝技術(shù)，雖然封裝成本可能增加，但通過提高芯片集成度和性能，攤薄了單位性能的成本。
付東之博士分析，Chiplet封裝擁有更小的die更高的良率；某些電路功能（如電源）改用更成熟制程節(jié)省成本；PI/SI等設(shè)計復(fù)雜度降低；采購Chiplet替代軟IP，降低研發(fā)成本和周期的優(yōu)勢。
AMD的Zen2架構(gòu)：通過Chiplet技術(shù)，AMD將I/O模塊與計算模塊分離，計算模塊采用7nm制程，而I/O模塊采用14nm制程，顯著降低了成本。
當(dāng)前，我國在Chiplet先進封裝領(lǐng)域正全力加速追趕國際先進水平，并已取得令人矚目成績。Chiplet先進封裝產(chǎn)業(yè)的自主化發(fā)展進程，不僅為國內(nèi)裝備制造、材料研發(fā)以及EDA（電子設(shè)計自動化）供應(yīng)商開辟了全新的發(fā)展機遇，更在設(shè)備、材料、EDA三大關(guān)鍵領(lǐng)域為國產(chǎn)替代戰(zhàn)略構(gòu)建了嶄新的“戰(zhàn)場”，有力推動國產(chǎn)替代進程邁向新高度。
布局先進封裝領(lǐng)域
近年來在先進封裝技術(shù)領(lǐng)域持續(xù)加大布局力度，通過技術(shù)研發(fā)、產(chǎn)能擴張和產(chǎn)業(yè)鏈協(xié)同，不斷提升在高端封裝市場的競爭力。付東之博士稱，華天科技先進封裝的技術(shù)平臺，名為Hmatrix。思路主要分為三大類；
1，晶圓級封裝包含TSV、eSiFO?、WLP、Bumping封裝。
2，SLP基板類封裝主要包括FCCSP、FCBGA等封裝。
3，2.5D封裝技術(shù)。目前已經(jīng)有2類完成通線，即SiCS與FoCS.
付東之博士補充，華天科技Bumping技術(shù)，主要從0p1m到2p2m。目前Bumping最小直徑30微米量產(chǎn)線線寬通常為7微米，在研項目可以達到2微米。
付東之博士表示，華天科技CIS晶圓級封裝華天已通過AEC-Q100車載可靠性認證和IATF16949體系認證。優(yōu)勢明顯：封裝體積和芯片體積接近1:1；通過TSV將信號由客戶pad轉(zhuǎn)移到背面布線；多種封裝結(jié)構(gòu)滿足不同客戶片需求。
付東之博士解釋，當(dāng)下華天科技在CIS封裝主推的技術(shù)是單斜孔晶圓級封裝技術(shù)，它的技術(shù)優(yōu)勢相對于直孔具有技術(shù)特點：適用于pad pitch較小產(chǎn)品；工藝簡單，成本低；高可靠性，適用于消費和車載產(chǎn)品。
除此之外，華天科技硅基扇出型封裝eSiFO、3DFO SIP(PoP)、3DFO SIP(CoW)等封裝方式備受矚目。
芯榜
掃碼免費下載：DC/DC Buck降壓電路設(shè)計指南
熱門跟貼